不揮発性半導体記憶装置及びそのオートプログラムの実行方法

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-319567
公開番号（公開出願番号）：特開2002-133899
出願日： 2000年10月19日
公開日（公表日）： 2002年05月10日
要約：

【要約】【課題】複数のバンクでの同時実行動作機能を有するとと共に、オートプログラムの実行時間の短縮を図る。【解決手段】IOバッファ回路16を経由して入力した入力信号及び外部端子T3〜T5を経由してCE,WE,OE各メモリ制御信号の供給を受けベリファイ信号C1と書き込み制御信号C2とオートプログラムモード設定のためのオートプログラムモード信号C3及びオートプログラム制御用のフラグ信号C4を出力して内部シーケンス制御を行うコントロール回路17と、ベリファイ信号C1と書き込み制御信号C2とオートプログラムモード信号C3及びフラグ信号C4の供給を受け各バンクA,Bの各々の書き込み動作とベリファイ(検証)動作を交互に実行可能とするように同時実行動作時の電源の切り替えを制御する内部制御回路3とを備える。

請求項（抜粋）：

複数のメモリセルをマトリクス状に配列した複数のブロックである複数のセクタから成る第1及び第2のバンクを有しこれら第1及び第2のバンクの各々の一方での書き込み動作中又は消去動作中の他方の読み出し動作が可能なことである同時実行動作機能を有し、良品選別を行うための選別試験を含むテスト時に全ての前記セクタの書き込みを実施する動作であるオートプログラムを実行するオートプログラム手段を有する不揮発性半導体記憶装置において、前記オートプログラム手段が、書き込みデータとアドレスデータをラッチするデータラッチ手段と、ラッチした前記書き込みデータとラッチした前記アドレスデータ指定アドレスのメモリセルの書き込みデータとを比較検証する第1のベリファイ(検証)動作を行う第1のベリファイ手段と、前記書き込みデータを前記アドレスデータ指定アドレスのメモリセルに書き込む書き込み動作を行う書き込み手段と、前記書き込み動作結果を前記第1のベリファイ動作と同様に検証する第2のベリファイ動作を行う第2のベリファイ手段とを有し、前記オートプログラムの実行時に前記第1のバンクに対して前記第1のベリファイ動作を行いこの第1のベリファイ動作から前記書き込み動作に遷移したとき前記第2のバンクに対する前記第1のベリファイ動作を開始し、前記第1のバンクに対する前記書き込み動作が前記第2のベリファイ動作に遷移したとき前記第2のバンクに対する前記書き込み動作を開始し、前記第1のバンクに対する前記第2のベリファイ動作が終了したとき前記第2のバンクに対する前記第2のベリファイ動作を開始するよう制御することにより前記第1及び第2のバンクに対して同時にオートプログラムを可能にすることを特徴とする不揮発性半導体記憶装置。

IPC (4件)：

G11C 29/00 671 , G11C 29/00 , G01R 31/28 , G11C 16/02

FI (4件)：

G11C 29/00 671 Z , G11C 29/00 671 T , G01R 31/28 B , G11C 17/00 611 A

Fターム (14件)：

2G032AA08 , 2G032AB01 , 2G032AC00 , 2G032AD00 , 2G032AK11 , 2G032AL00 , 5B025AD04 , 5B025AD15 , 5B025AD16 , 5B025AE09 , 5L106AA10 , 5L106DD00 , 5L106DD11 , 5L106GG03

前のページに戻る