マルチプロセッサシステムおよびプロセッサ間通信方法

発明者： ,
出願人/特許権者：
代理人 (1件)：小川勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-217205
公開番号（公開出願番号）：特開平6-187311
出願日： 1993年09月01日
公開日（公表日）： 1994年07月08日
要約：

【要約】【目的】プロセッサ間で高速にデータ転送できるマルチプロセッサの提供。【構成】複数のプロセッサ1と、各プロセッサの内部バスのビット幅に相当する個数のATMスイッチ2とからなるマルチプロセッサシステムにおいて、各プロセッサは、上記複数のATMスイッチのそれぞれと接続するためのインタフェース10を持つ。各インタフェイス10は、送信データブロックを、複数のビットデータブロックに分割し、各ビットデータブロックに宛先プロセッサによって決まるルーティング情報を含むヘッダを付加することによって、複数のセルに変換し、これらのセルを上記複数のATMスイッチに並列的に送る。上記複数のセルは、ATMスイッチによって宛先プロセッサに並列的に転送され、宛先プロセッサのインタフェースで元のデータブロックにリアセンブルされる。

請求項（抜粋）：

複数のプロセッサを相互に接続したマルチプロセッサシステムにおいて、入力端子から受け取ったセルを該セルのヘッダ情報によって決まる出力端子に転送するスイッチ手段(2)と、上記各プロセッサを上記スイッチ手段に接続するためのインターフェイス手段とを有し、上記インターフェイス手段が、自プロセッサから他のプロセッサに送信すべき複数バイトのデータストリームを受取り、該データストリームを複数のデータブロックに分割し、各データブロックを、宛先プロセッサによって異なるヘッダと上記データブロックの1部をなす部分データブロックとからなる複数のセルに変換し、該複数のセルを並列的に上記スイッチ手段に送出するための第1の手段(19〜22)と、上記スイッチ手段から複数のセルを並列的に受信し、上記複数のセルに含まれる部分データブロックを1つのデータブロックに変換するための第2の手段(15〜18)とからなることを特徴とするマルチプロセッサシステム。

IPC (4件)：

G06F 15/16 400 , G06F 13/38 340 , H04L 12/48 , H04Q 3/545

引用特許：

審査官引用 (3件)

特開昭64-105642
特開昭64-089742
特開昭63-170759

前のページに戻る