特許
J-GLOBAL ID：200903086573718671
半導体チップおよびその製造方法、ならびに三次元積層半導体装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願2002-163759
公開番号（公開出願番号）：特開2004-014657
出願日： 2002年06月05日
公開日（公表日）： 2004年01月15日
要約：
【課題】デバイスの集積度が高く、バンプとの固着強度が高く、熱応力ストレスに対する高い信頼性が得られる半導体チップおよびその製造方法、ならびに三次元積層半導体装置を提供する。【解決手段】シリコン基板2の上面のデバイス領域3の外側に、径小部5aと径大部5bを有する断面凸型構造の導電体プラグ5をシリコン基板2を貫通するように埋め込み、シリコン基板2の下面に露呈した導電体プラグ5の径大部5bをバリアメタル10を介してバンプ11に固着する。また、シリコン基板2上面に金属配線6、7と層間絶縁膜8を交互に堆積した多層配線層9の上部にパッド20を設け、導電体プラグ5の径大部5bの端面とパッド20とのいずれか一方にバンプ11を固着する【選択図】 図1
請求項（抜粋）：
第1主面及びこの第1主面と反対側に第2主面を有する半導体基板と、
前記半導体基板内部に埋設され、径小部と径大部とが連接された凸型構造を有し、前記径小部が前記第1主面側に配置されてその端部が露呈され、前記径大部が第2主面側に配置されてその端部が露呈されてなる導電体プラグと、
前記導電体プラグと前記半導体基板とを電気的絶縁する絶縁膜と、
前記半導体基板の第1主面上に設けられ、且つ最上層に前記導電体プラグと電気的接続されたパッドを備えた多層配線層と、
前記パッドと前記第2主面側の導電体プラグ露呈面とのいずれか一方に固着されたバンプと
を具備することを特徴とする半導体チップ。
IPC (5件)：
H01L21/3205
, H01L23/12
, H01L25/065
, H01L25/07
, H01L25/18
H01L21/88 J
, H01L23/12 501C
, H01L25/08 B
5F033JJ04
, 5F033JJ11
, 5F033MM30
, 5F033NN31
, 5F033NN32
, 5F033QQ19
, 5F033RR04
, 5F033RR06
, 5F033VV07
