特許
J-GLOBAL ID：200903086580289069
半導体装置及びその製造方法
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (6件)：
前田 弘
, 小山 廣毅
, 竹内 宏
, 竹内 祐二
, 今江 克実
, 原田 智雄
公報種別：再公表公報
出願番号（国際出願番号）：JP2002012396
公開番号（公開出願番号）：WO2003-047000
出願日： 2002年11月27日
公開日（公表日）： 2003年06月05日
要約：
SiC基板1の上部を、800°C以上、1400°C以下の温度下で、1.4×102Pa以下の酸素雰囲気下で酸化することにより、厚さ20nm以下の熱酸化膜である第1の絶縁膜2を形成する。アニールを行った後、その上に、CVD法によって、厚さ5nm程度の窒化膜である第1のキャップ層3を形成する。その上に、CVD法によって、厚さ130nm程度の堆積酸化膜である第2の絶縁膜4を形成する。その上に、厚さ10nm程度の窒化膜である第2のキャップ層5を形成する。以上のように、第1の絶縁膜2〜第2のキャップ層5からなるゲート絶縁膜6を形成することによって、低損失で信頼性の高い半導体装置を得ることができる。
請求項（抜粋）：
ソース領域およびドレイン領域を有するSiC基板と、
上記SiC基板の一部の上に形成されたゲート絶縁膜と、
上記ゲート絶縁膜の上に形成されたゲート電極とを備え、
上記SiC基板と上記ゲート絶縁膜との界面領域には、厚みが1nm以下の遷移層が形成されていることを特徴とする半導体装置。
IPC (2件)：
FI (5件)：
H01L29/78 301B
, H01L29/78 652K
, H01L29/78 652T
, H01L21/316 M
, H01L21/316 S
