特許
J-GLOBAL ID:200903086580796726

DC並列測定回路

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願平8-297428
公開番号(公開出願番号):特開平10-123204
出願日: 1996年10月18日
公開日(公表日): 1998年05月15日
要約:
【要約】【課題】 DCユニットとDUT間の切換リレ-をなくして実装面積を縮小するとともにDUTの複数ピンを同時に測定して、並列測定時間を短縮するDC並列測定回路を提供する。【解決手段】DUTの並列測定数がN個の場合、CPU1によって指定される測定ピン情報にしたがって切換回路で切り換えた各DUTの任意のピンに各DCユニットの出力を接続し、並列測定数がN/2個の場合は、第(N/2+1)番目以降のDCユニットを第1番目〜第N/2番目のDUTの任意のピンBに接続し、並列測定数が1/2になる毎に、同時に測定するDUTのピン数を2倍にして、同時に複数のピンを測定する。また、CPU1は、第(N/2+1)番目〜第N番目のDCユニットに接続するA/D変換器のデータと、第1番目〜第N/2番目のDCユニットに出力するD/A変換器のデータを異なるデータに設定し、並列測定数が1/2になる毎に異なるデータをD/A変換器に設定して、被測定試料に接続される複数の任意のピンにそれぞれ異なるデータを同時に入力して測定する。
請求項(抜粋):
プログラムされた測定に関する信号を測定系に転送するとともに、最大でN個の被測定試料を並列に測定する制御を行うCPU(1) と、CPU(1) からのプログラムされた設定値をアナログ値に変換し、出力するN個のD/A変換器と、前記D/A変換器の出力を入力とし、前記被測定試料の任意のピンに対し、電圧または電流を印加し測定するN個のDCユニットと、CPU(1) によって指定される測定ピン情報にしたがって、前記各DCユニットのDCラインを各被測定試料の任意のピンへ接続するN個の切換回路を備え、前記被測定試料の並列測定数がN個の場合は各DCユニットの出力を各被測定試料の第1の任意のピンに接続し、並列測定数がN/2個の場合は、第(N/2+1)番目〜第N番目のDCユニットを第1番目〜第N/2番目の被測定試料の第2の任意のピンBにそれぞれ接続し、並列測定数が1/2になる毎に、被測定試料に接続されるDCユニット数を2倍にして、複数のピンを同時に測定することを特徴とするDC並列測定回路。
IPC (2件):
G01R 31/26 ,  G01R 31/28
FI (2件):
G01R 31/26 G ,  G01R 31/28 H

前のページに戻る