特許
J-GLOBAL ID：200903086585967006
TFTマトリクスの製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-276412
公開番号（公開出願番号）：特開平6-130415
出願日： 1992年10月15日
公開日（公表日）： 1994年05月13日
要約：
【要約】【目的】 本発明は,ラップトップパソコンや壁掛けTVとして用いられるTFTマトリクス型カラー液晶パネルのTFTマトリクスの製造方法に関し,窓開きのオーバーエッチング工程をなくし,開口率を増加することを目的とする。【構成】 透明絶縁基板1上に,少なくとも, ゲート電極2,及び該複数個のゲート電極2を接続するゲートバスライン3, 蓄積電極4,ゲート絶縁膜5,半導体活性層6,ソース電極7,ドレイン電極8,及び該複数個のドレイン電極8を接続するドレインバスライン9, 画素電極10の順に成膜される下ゲートスタガー型薄膜トランジスタをスイッチング素子とするTFTマトリクス半導体装置の製造方法において,画素電極10と, 画素電極10領域の内側に開口されるカラーフィルタ窓11との間隙12を利用して,間隙12上にソース電極7と対向電極13とを繋ぐ電極配線14を形成するように構成する。
請求項（抜粋）：
透明絶縁基板(1) 上に,少なくとも, ゲート電極(2) ,及び複数個の該ゲート電極(2) を接続するゲートバスライン(3), 蓄積電極(4), ゲート絶縁膜(5), 半導体活性層(6), ソース電極(7), ドレイン電極(8), 及び複数個の該ドレイン電極(8) を接続するドレインバスライン(9) , 画素電極(10)の順に成膜される下ゲートスタガー型薄膜トランジスタをスイッチング素子とするTFTマトリクスの製造方法において,画素電極(10)と, 該画素電極(10)領域の内側に開口されるカラーフィルタ窓(11)との間隙(12)を利用して,該間隙(12)上に該ソース電極(7) と対向電極(13)とを繋ぐ電極配線(14)を形成することを特徴とするTFTマトリクスの製造方法。
IPC (3件)：
G02F 1/136 500
, H01L 21/3205
, H01L 29/784
H01L 21/88 B
, H01L 29/78 311 A
