スイッチ装置

発明者： ,
出願人/特許権者：
代理人 (1件)：宮井暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平5-210315
公開番号（公開出願番号）：特開平7-066705
出願日： 1993年08月25日
公開日（公表日）： 1995年03月10日
要約：

【要約】【目的】高周波の入力と出力の伝達特性を悪化させることなく正電圧制御を行い、セットでの単一電源動作を実現できるスイッチ装置を提供する。【構成】 MESFETQ1 〜Q4 からなるダブルバランス差動対結合構造において、MESFETQ1 〜Q4 のソース端子を外部電圧印加端子VD に接続し、同ソース端子とドレイン端子を抵抗素子R1 ,R2 で接続して両者を同電位とし、ドレイン端子に容量素子C3 ,C4 を介して高周波出力端子OUT1 ,OUT2 を設ける。抵抗素子R1 ,R2 の抵抗値は1KΩ以上とする。

請求項（抜粋）：

第1の電界効果トランジスタ(Q1 )と、この第1の電界効果トランジスタ(Q1 )のソース端子と自己のソース端子を接続した第2の電界効果トランジスタ(Q2 )と、前記第1の電界効果トランジスタ(Q1 )のドレイン端子と自己のドレイン端子を接続し前記第2の電界効果トランジスタ(Q2 )のゲート端子と自己のゲート端子を接続した第3の電界効果トランジスタ(Q3 )と、前記第1の電界効果トランジスタ(Q1 )のゲート端子に自己のゲート端子を接続し前記第2の電界効果トランジスタ(Q2 )のドレイン端子に自己のドレイン端子を接続し前記第3の電界効果トランジスタ(Q3 )のソース端子に自己のソース端子を接続した第4の電界効果トランジスタ(Q4 )と、前記第1および第2の電界効果トランジスタ(Q1 ,Q2 )の共通接続したソース端子に設けた外部電圧印加端子(VD )と、前記第3および第4の電界効果トランジスタ(Q3 ,Q4 )の共通接続したソース端子に第1の容量素子(C1 )を介して設けた高周波入力(出力)端子(RFIN)と、前記外部電圧印加端子(VD )とグラウンドとの間に接続した第2の容量素子(C2 )と、前記第1および第3の電界効果トランジスタ(Q1 ,Q3 )の共通接続したドレイン端子に第3の容量素子(C3 )を介して設けた第1の高周波出力(入力)端子(OUT1 )と、前記第2および第4の電界効果トランジスタ(Q2 ,Q4 )の共通接続したドレイン端子に第4の容量素子(C4 )を介して設けた第2の高周波出力(入力)端子(OUT2 )と、前記第1および第2の電界効果トランジスタ(Q1 ,Q2 )の共通接続したソース端子と前記第1および第3の電界効果トランジスタ(Q1 ,Q3 )の共通接続したドレイン端子との間に接続した第1の抵抗素子(R1 )と、前記第3および第4の電界効果トランジスタ(Q3 ,Q4 )の共通接続したソース端子と第2および第4の電界効果トランジスタ(Q2 ,Q4 )の共通接続したドレイン端子との間に接続した第2の抵抗素子(R2 )と、前記第1および第2の電界効果トランジスタ(Q1 ,Q2 )の共通接続したソース端子と前記第3および第4の電界効果トランジスタ(Q3 ,Q4 )の共通接続したソース端子との間に接続した第3の抵抗素子(R3 )と、前記第1および第4の電界効果トランジスタ(Q1 ,Q4 )の共通接続したゲート端子に設けた第1の外部電圧制御端子(SW1 )と、前記第2および第3の電界効果トランジスタ(Q2 ,Q3 )の共通接続したゲート端子に設けた第2の外部電圧制御端子(SW2 )とを備えたスイッチ装置。

前のページに戻る