特許
J-GLOBAL ID：200903086599237655
高電圧保護能力を備えた半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
池内 義明
公報種別：公開公報
出願番号（国際出願番号）：特願平8-134205
公開番号（公開出願番号）：特開平8-306924
出願日： 1996年04月30日
公開日（公表日）： 1996年11月22日
要約：
【要約】【課題】 500ボルトを越える電圧でのアバランシストレスから半導体装置を保護し、かつMOSFETの性能に影響を与えることなく単一チップ上に集積できる過電圧保護構造を提供する。【解決手段】 複数のバック-バック接続ダイオード29と組合わせた集積ショトキダイオード28を備え、半導体装置のゲート26とドレイン27の間に生じ得る電圧を制限する改善された高電圧保護機構を備えた半導体装置が提供される。第2の実施形態は複数のバック-バック接続ダイオード46に接続されたコンタクト領域43を備え、前記電圧のいくらかがバック-バック接続ダイオード46によってサポートされかつ残りが基板39によってサポートされる。これらの構造は過電圧をアバランシモードではなく導通モードでサポートし、かつブロッキング電圧をサポートするためにデプレッション領域51を使用可能にする。
請求項（抜粋）：
半導体装置を500ボルトを越える電圧から保護するための高電圧クランプ装置であって、第1の導電型の半導体基板(39)、前記半導体基板(39)の上に被着された第1の導電型のアクティブ領域(41)、前記アクティブ領域(41)に配置された第1の導電型の少なくとも1つのコンタクト領域(43)、前記半導体基板(39)にある電位が存在するとき前記少なくとも1つのコンタクト領域(43)がデプレッション領域(51)の内側にあるように前記少なくとも1つのコンタクト領域(43)に近接して配置された第2の導電型の少なくとも1つのピンチオフ構造(42)、そして前記アクティブ領域(41)の上に形成された複数のバック-バック接続多結晶シリコンダイオード(46)であって、前記複数のバック-バック接続多結晶シリコンダイオード(46)は前記半導体装置の制御電極(46)と前記少なくとも1つのコンタクト領域(43)の間に電気的に接続されているもの、を具備することを特徴とする半導体装置を500ボルトを越える電圧から保護するための高電圧クランプ装置。
IPC (2件)：
FI (2件)：
H01L 29/78 657 A
, H01L 29/90 S
