特許
J-GLOBAL ID：200903086610331715
ディジタル-アナログ変換器および映像表示装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2006-227713
公開番号（公開出願番号）：特開2008-054016
出願日： 2006年08月24日
公開日（公表日）： 2008年03月06日
要約：
【課題】D/A変換器のスイッチ数が少なく、かつ全体の占有面積を削減する。【解決手段】ディジタル信号のコードを、連続する単位コード間で1桁ずつビットが変化する配列の所定コードに変換するコード変換部40と、複数の基準電圧を発生する基準電圧発生部(下位レジスタ・ストリング46)と、基準電圧ごとに設けられ、対応する基準電圧の出力を制御する複数のトランジスタを有する部分(上位セレクタ44)とを有する。複数のトランジスタの各チャネルに対し複数設けられ、各々が局部チャネルのオンとオフを制御するゲート電極と、を備える。複数のトランジスタは、ゲート電極と制御線との接続と非接続の組み合わせによって所定コードの配列がプログラムされている。その配列のビット変化箇所で、複数のトランジスタの局部チャネルのオンとオフを制御するゲート電極が省略されている。【選択図】図10
請求項（抜粋）：
入力するディジタル信号の全ビット幅に含まれる最下位側ビット幅以外のビット幅の全部または一部をアナログ値に変換する変換部を有し、当該変換部が、
前記ディジタル信号のコードを、連続する単位コード間で1桁ずつビットが変化する配列の所定コードに変換し、複数の制御線から出力するコード変換部と、
複数の基準電圧を発生する基準電圧発生部と、
前記基準電圧ごとに設けられ、対応する基準電圧の出力を制御する複数のトランジスタと、
前記複数のトランジスタの各チャネルに対し複数設けられ、各々が局部チャネルのオンとオフを制御するゲート電極と、
を備え、
前記複数のトランジスタは、前記ゲート電極と前記制御線との接続と非接続の組み合わせによって前記所定コードの配列がプログラムされ、
前記複数のトランジスタの各トランジスタ、または、当該複数のトランジスタのうちで最大と最小の基準電圧を出力する2つのトランジスタの一方あるいは双方を除く各トランジスタにおいて、当該トランジスタに対応する単位コードと上位または下位の一方の側に隣接する単位コードとの間でビットが変化している桁に対応する部分で、前記ゲート電極が省略されている
ディジタル-アナログ変換器。
IPC (5件)：
H03M 1/68
, H03M 1/76
, G09G 3/20
, G09G 3/36
, G02F 1/133
H03M1/68
, H03M1/76
, G09G3/20 623F
, G09G3/20 612F
, G09G3/36
, G02F1/133 505
2H093NA16
, 2H093NA53
, 2H093NC13
, 2H093NC22
, 2H093NC24
, 2H093NC26
, 2H093ND06
, 2H093ND42
, 2H093ND49
, 5C006AA16
, 5C006AF83
, 5C006AF84
, 5C006BB16
, 5C006BC12
, 5C006BF24
, 5C006BF25
, 5C006BF26
, 5C006BF34
, 5C006BF43
, 5C006EB05
, 5C006FA42
, 5C006FA43
, 5C080AA10
, 5C080BB05
, 5C080DD23
, 5C080DD25
, 5C080EE29
, 5C080FF11
, 5C080JJ02
, 5C080JJ03
, 5J022AB05
, 5J022AB09
, 5J022BA06
, 5J022CB01
, 5J022CD03
, 5J022CF07
, 5J022CF09
