フラットパネル画像素子

発明者： ,
出願人/特許権者：
代理人 (1件)：志賀正武 (外2名)
公報種別：公表公報
出願番号（国際出願番号）：特願平8-521926
公開番号（公開出願番号）：特表平11-504761
出願日： 1995年01月19日
公開日（公表日）： 1999年04月27日
要約：

【要約】ドレイン電極およびソース電極の寄生容量を低減するための新規な薄膜トランジスタ(TFT)構造である。第1の実施の形態においては、ソースおよびドレイン電極が、トップゲート電極にオーバラップしていないオープンゲート構造を備えたトリプルゲートTFTが提供される。一対のボトムゲート電極が、ゲートとソースとの間の第1のギャップおよびゲートとドレインとの間の第2のギャップのそれぞれに整合される。本発明の第2の実施の形態においては、ソースと、ドレインと、ボトムゲートと、それらの間の半導体層と、半導体層中にほぼ三角形状の電荷密度分布を形成して、チャネル電子をソース電極側に移動させるように、一部ドレインに一部半導体層にオーバラップするように形成されたパーシャルトップゲートとを具備するフルトランスファーTFTスイッチが提供される。

請求項（抜粋）：

排他的な権利が請求される本発明の具体的表現は、次のように定義される。1.非オーバラップゲートと、ソースと、ドレインとを有するオープンゲート構造の薄膜トランジスタにおいて、一対の追加のゲートを具備し、前記一対の追加のゲートのうちの第1のゲートは、前記ゲートと前記ソースとの間の第1のギャップに整合されるとともに、前記一対の追加のゲートのうちの第2のゲートは、前記ゲートと前記ドレインとの間の第2のギャップに整合されることを特徴とするオープンゲート構造の薄膜トランジスタ。2.請求項1において、前記一対の追加のゲートは、前記ゲートの上を覆うように配列されることを特徴とするオープンゲート構造の薄膜トランジスタ。3.請求項1において、前記一対の追加のゲートは、前記ゲートの下を覆うように配列されることを特徴とするオープンゲート構造の薄膜トランジスタ。4.請求項1において、前記一対の追加のゲートは、相互に接続されていることを特徴とするオープンゲート構造の薄膜トランジスタ。5.放射線イメージセンサであって、 a)基板と、 b)前記基板上に堆積され、間隔をあけて設けられている一対のボトムゲート電極と、 c)前記一対のボトムゲート電極上に堆積されたゲート絶縁膜と、 d)前記一対のボトムゲート電極の上を、実質的に覆うようにして前記ゲート絶縁膜上に堆積された半導体層と、 e)前記半導体層上に堆積されたパッシベーション層と、 f)前記間隔を開けて設けられた一対のボトムゲート電極間に介在する前記パッシベーション層上に堆積されたトップゲート電極と、 g)前記トップゲート電極の反対側において、前記パッシベーション層上に堆積されるとともに、そこから延びているソースおよびドレイン電極であって、第1のギャップは、前記ソース電極と前記トップゲート電極との間に設けられ、第2のギャップは、前記ドレイン電極と前記トップゲート電極との間に設けられ、それによって、ソースおよびドレインの寄生容量を取り除き、前記間隔を開けて設けられたボトムゲート電極のうちの第1の電極は、前記第1のギャップに整合されており、前記間隔を開けて設けられたボトムゲート電極のうちの第2の電極は、前記第2のギャップに整合された、ソースおよびドレイン電極と、 h)前記ソースおよびドレイン電極、前記トップゲート電極上、および、前記第1及び第2のギャップの中に堆積されたパッシベーション層と、 i)前記ドレイン電極から延びている画素電極と、 j)前記画素電極上に堆積された放射線検出層と、 k)前記放射線検出層の上を覆うように設けられたトップ電極であって、前記トップ電極と前記画素電極との間に印加された高い電圧ポテンシャルに応じて前記画素電極に、電荷が集められ、前記電荷は、前記放射線検出層上に入射した放射線の量に比例するとともに、前記電荷は、前記トップゲート電極及び前記一対のボトムゲート電極に印加される所定のゲートバイアス電圧に応じて、前記ドレイン電極を通って、前記画素電極から前記ソース電極へと遷移するトップ電極とを具備することを特徴とする放射線イメージセンサ。6.前記半導体層は、アモルファスシリコンにより形成されていることを特徴とする請求項5に記載された放射線イメージセンサ。7.前記半導体層は、ポリシリコンにより形成されていることを特徴とする請求項5に記載された放射線イメージセンサ。8.前記半導体層は、セレン化カドミウムにより形成されていることを特徴とする請求項5に記載の放射線イメージセンサ。9.前記放射線検出層は、アモルファスセレンにより形成されていることを特徴とする請求項5に記載の放射線イメージセンサ。10.前記放射線検出層は、9’のアモルファスシリコンとCdTe/CdSのヘテロ接合放射線検出器により形成されていることを特徴とする請求項5に記載の放射線イメージセンサ。11.ソース、ドレイン、ボトムゲートおよびそれらの間に設けられた半導体層からなるボトムゲート薄膜トランジスタにおいて、前記半導体層にほぼ三角形状の電荷密度分布を形成するように、前記ドレインの一部および前記半導体層の一部にオーバラップするパーシャルトップゲートが備えられ、それによって、前記半導体層中の自由電荷の大部分が、前記ソースへ向けて移動することを特徴とするボトムゲート薄膜トランジスタ。12.放射線イメージセンサであって、 a)基板と、 b)前記基板上に堆積されたボトムゲート電極と、 c)前記ボトムゲート電極上に堆積されたゲート絶縁膜と、 d)前記ボトムゲート電極の上を実質的に覆うように、前記ゲート絶縁膜上に堆積された半導体層と、 e)前記半導体層上に堆積されたパッシベーション層と、 f)前記パッシベーション層上に堆積されるとともに、パッシベーション層に沿って延びているソースおよびドレイン電極と、 g)前記ソースおよびドレイン電極上にさらに堆積されたパッシベーション層と、 h)前記ドレイン電極から延びている画素電極と、 i)前記ソースに向かって前記半導体層中の大部分の自由電荷が移動するように、前記半導体層中においてほぼ三角形状の電荷密度分布を形成するために、前記パッシベーション層上に堆積されるとともに、前記ドレインの一部および前記半導体層の一部の上にオーバラップしているパーシャルトップゲート電極と、 j)前記画素電極上に堆積されている放射線検出層と、 k)前記放射線検出層上を覆うように設けられたトップ電極とを具備し、前記トップ電極と前記画素電極との間に印加された高電圧ポテンシャルに応答して前記画素電極上に、電荷が集められ、前記電荷は、前記放射線検出層上に入射する放射線量に比例するとともに、前記電荷は、前記パーシャルトップゲート電極と前記ボトムゲート電極とに印加される所定のゲートバイアス電圧に応答して、前記ドレイン電極を通して前記画素電極から前記ソース電極へ遷移することを特徴とする放射線イメージセンサ。13.前記半導体層は、アモルファスシリコンにより形成されていることを特徴とする請求項12に記載の放射線イメージセンサ。14.前記半導体層は、ポリシリコンにより形成されていることを特徴とする請求項12に記載の放射線イメージセンサ。15.前記半導体層は、セレン化カドミウムにより形成されていることを特徴とする請求項12に記載の放射線イメージセンサ。16.前記放射線検出層は、アモルファスセレン、アモルファスシリコン、或いは、CdTe/CdSのX線検出器により形成されていることを特徴とする請求項12に記載の放射線イメージセンサ。

FI (3件)：

H01L 29/78 618 B , H01L 29/78 617 N , H01L 29/78 617 J

前のページに戻る