特許

J-GLOBAL ID：200903086647104280

半導体チップを搭載したウェハおよびその製造方法

発明者： 広川 太一 ,  小林 平治
出願人/特許権者： 三菱電機株式会社 ,  株式会社ルネサスセミコンダクタエンジニアリング
代理人 (1件)： 深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-053422
公開番号（公開出願番号）：特開2003-257895
出願日： 2002年02月28日
公開日（公表日）： 2003年09月12日
要約：

【要約】【課題】 ウェハの反りを確実に緩和させて静電チャックエラーの抑制される半導体チップを搭載したウェハとその製造方法を提供する。【解決手段】 ウェハには、たとえばダイナミック・ランダム・アクセス・メモリ等の複数の半導体チップ4が形成されている。半導体チップ4はダイシングライン領域6によって区切られている。ウェハ上にシリコン酸化膜が形成されている。ダイシングライン領域6に位置する絶縁膜には波型溝8が形成されている。半導体チップを構成するたとえばバリアメタル等の金属膜は、波型溝8の表面も覆うように形成される。その金属膜の膜応力が矢印Yに示すように多方向に分散される。

請求項（抜粋）：

半導体チップがそれぞれ形成された複数のチップ領域と、前記複数のチップ領域を個々に切断するためのダイシングライン領域と、前記複数のチップ領域および前記ダイシングライン領域を覆うように形成された絶縁膜と、前記ダイシングライン領域に位置する前記絶縁膜の部分に形成された波型溝部と、前記波型溝部を含む前記絶縁膜上に形成され、前記半導体チップを形成するための所定の層とを備えた、半導体チップを搭載したウェハ。

IPC (2件)：

H01L 21/301 ,  H01L 21/3205

FI (2件)：

H01L 21/78 L ,  H01L 21/88 S

Fターム (18件)：

5F033PP15 ,  5F033QQ09 ,  5F033QQ16 ,  5F033QQ35 ,  5F033QQ37 ,  5F033QQ47 ,  5F033QQ73 ,  5F033RR04 ,  5F033RR06 ,  5F033RR09 ,  5F033RR15 ,  5F033SS04 ,  5F033SS11 ,  5F033SS15 ,  5F033SS22 ,  5F033TT02 ,  5F033XX19 ,  5F033XX22