特許

J-GLOBAL ID：200903086665351405

メモリを用いたデータ処理回路

発明者： 菅谷 豊明 ,  中西 研三
出願人/特許権者： コニカ株式会社
代理人 (1件)： 井島 藤治 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-172774
公開番号（公開出願番号）：特開平7-028991
出願日： 1993年07月13日
公開日（公表日）： 1995年01月31日
要約：

【要約】【目的】 小規模な回路で、自由度が高く(拡大,縮小,鏡像変換.180°回転等を自在に行え)、かつ、高速な画像処理を行える、メモリを用いたデータ処理回路を実現することである。【構成】 画像メモリ6に対する柔軟なアドレッシングにより、多様な画像処理を実現する。柔軟なアドレッシングは、水平,垂直(主走査方向,副走査方向)それぞれが独立したアドレステーブルメモリ3,4を、アップダウンカウンタでポイントして、アドレスを生成することにより、達成される。アドレステーブルは、アドレス生成回路5により生成され、アドレステーブルメモリ3,4にロードされる。

請求項（抜粋）：

一つの番地が、第1の方向のアドレスと、その第1の方向と交差する方向の第2のアドレスとで決定される、アクセス対象であるメモリと、前記第1の方向のアクセスアドレスを記憶している第1のアドレステーブルメモリと、前記第2の方向のアクセスアドレスを記憶している第2のアドレステーブルメモリと、前記アクセス対象であるメモリの前記第1の方向のアクセスアドレスの変更毎にカウント値を更新し、そのカウント値によって前記第1のアドレステーブルメモリをアドレッシングして、前記アクセス対象であるメモリの前記第1の方向のアクセスアドレスを発生させる第1のカウンタと、前記アクセス対象であるメモリの前記第2の方向のアクセスアドレスの変更毎にカウント値を更新し、そのカウント値によって前記第2のアドレステーブルメモリをアドレッシングして、前記アクセス対象であるメモリの前記第2の方向のアクセスアドレスを発生させる第2のカウンタとを有する、メモリを用いたデータ処理回路。

IPC (7件)：

G06T 3/00 ,  G03B 27/80 ,  G03C 5/08 ,  G06F 12/00 580 ,  G09G 5/00 550 ,  H04N 1/21 ,  H04N 1/387