特許
J-GLOBAL ID：200903086665949270
半導体集積回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
大垣 孝
公報種別：公開公報
出願番号（国際出願番号）：特願平4-282768
公開番号（公開出願番号）：特開平6-132320
出願日： 1992年10月21日
公開日（公表日）： 1994年05月13日
要約：
【要約】【目的】 バックゲート効果およびサイドゲート効果が従来より生じにくい半導体集積回路を提供すること。【構成】 GaAs基板31の、FET33a,33bを形成した領域と対向する裏面部分毎に凹部37をそれぞれ設ける。これら凹部37内に裏面電極35をそれぞれ設ける。GaAs基板31の、裏面電極35と対向する部分の所定部分に貫通孔31aを設ける。裏面電極35から貫通孔31aを介してGaAs基板31表面まで延長されている導電部36を設ける。
請求項（抜粋）：
半導体基板に半導体素子を多数有する半導体集積回路において、半導体基板の、半導体素子が形成された領域と対向する裏面部分毎に、裏面電極をそれぞれ具え、かつ、前記半導体基板内に、前記裏面電極から前記半導体基板の表面に至る導電部を具えたことを特徴とする半導体集積回路。
IPC (3件)：
H01L 21/338
, H01L 29/812
, H01L 21/76
