特許

J-GLOBAL ID：200903086679846741

半導体装置

発明者： 滝川 正彦
出願人/特許権者： 富士通株式会社
代理人 (1件)： 柏谷 昭司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-231124
公開番号（公開出願番号）：特開平7-086574
出願日： 1993年09月17日
公開日（公表日）： 1995年03月31日
要約：

【要約】【目的】 半導体装置に関し、ソース抵抗を低減させ、また、ゲート・リーク電流は低く抑え、高速動作性能の向上と低消費電力化を同時に達成しようとする。【構成】 InGaPを材料とするキャリヤ供給層24とゲート電極26との間に介挿されたAlGaAsを材料とする薄膜の高障壁層25と、ゲート電極26を中央にして振り分けられた位置の高障壁層25を選択的に除去した領域に表面からキャリヤ供給層24を介して少なくともキャリヤ走行層23に達するp型不純物導入領域からなるソース領域28及びドレイン領域29と、ゲート電極26を中央にして振り分けられた位置の高障壁層25を選択的に除去した領域に表面からキャリヤ供給層24を介して少なくともキャリヤ走行層23に達するn型不純物導入領域からなるソース領域30及びドレイン領域31とを含んでいる。

請求項（抜粋）：

InGaPを材料とするキャリヤ供給層とゲート電極との間に介挿されたAlGaAsを材料とする薄膜の高障壁層と、ゲート電極を中央にして振り分けられた位置の前記高障壁層を選択的に除去した領域に表面からキャリヤ供給層を介して少なくともキャリヤ走行層に達するp型不純物導入領域からなるソース領域及びドレイン領域と、ゲート電極を中央にして振り分けられた位置の前記高障壁層を選択的に除去した領域に表面からキャリヤ供給層を介して少なくともキャリヤ走行層に達するn型不純物導入領域からなるソース領域及びドレイン領域とを含んでなることを特徴とする半導体装置。

IPC (3件)：

H01L 29/778 ,  H01L 21/338 ,  H01L 29/812