特許

J-GLOBAL ID：200903086708542471

半導体装置の製造方法

発明者： 林 俊司
出願人/特許権者： 宮崎沖電気株式会社 ,  沖電気工業株式会社
代理人 (1件)： 鈴木 敏明
公報種別：公開公報
出願番号（国際出願番号）：特願平4-065768
公開番号（公開出願番号）：特開平5-267205
出願日： 1992年03月24日
公開日（公表日）： 1993年10月15日
要約：

【要約】【目的】 半導体装置の製造工程におけるイオンインプラント工程やプラズマプロセス等の際、ゲート電極のチャージアップを回避し、ゲート酸化膜の劣化を防止するものである。【構成】 半導体基板1上のゲート酸化膜2にコンタクトホール5を形成し、ゲート電極3の引き出し部4よりコンタクトホール5を介してシリコン基板1とコンタクトをとることにより、ゲート電極3のチャージアップをシリコン基板1に流す。そして、最終のエッチング工程で引き出し部4の切断処理部6を切断処理するものである。

請求項（抜粋）：

半導体基板表面に絶縁膜を形成する工程と、前記絶縁膜に前記半導体基板表面が露出するコンタクトホールを形成する工程と、前記半導体基板上に電極を形成する工程と、前記電極と前記半導体基板とを前記コンタクトホールを介して導通させる工程と、前記電極と前記半導体基板との前記コンタクトホールを介しての導通を遮断する工程とを有することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/265 ,  H01L 21/90

引用特許：

審査官引用 (3件)

• 特開平3-128724
  
• 特開昭56-063519
  
• 特開平3-128724