特許

J-GLOBAL ID：200903086708587319

半導体集積回路装置

発明者： 朝山 始
出願人/特許権者： 株式会社リコー
代理人 (1件)： 野口 繁雄
公報種別：公開公報
出願番号（国際出願番号）：特願2001-150732
公開番号（公開出願番号）：特開2002-343839
出願日： 2001年05月21日
公開日（公表日）： 2002年11月29日
要約：

【要約】【課題】 スクライブ領域にウェハテスト用パッドを形成することなく、かつ半導体集積回路装置のレイアウト面積を増大させることなく、ウェハテスト用パッドの数を増やす。【解決手段】 半導体チップ3の内部セル領域7とI/Oセル領域11の間の領域に電源ライン13及びグランドライン15が形成されている。スクライブ領域5には何も形成されていない。電源ライン13上に、電源ライン13と電気的に接続された複数のウェハテスト用電源パッド17が形成されている。グランドライン15上に、グランドライン15と電気的に接続された複数のウェハテスト用グランドパッド19が形成されている。ウェハテストの際には、電源用のボンディングパッド9を介して行なわれる電源供給の他、ウェハテスト用電源パッド17及びウェハテスト用グランドパッド19を介しても電源供給が行なわれる。

請求項（抜粋）：

半導体チップ上で中央部に内部セル領域、周辺部に外部接続用のボンディングパッドを備えたI/Oセル領域、前記内部セル領域と前記I/Oセル領域との間に電源ライン及びグランドラインの少なくとも一方を備えた半導体集積回路装置において、前記電源ライン領域上及び前記グランドライン領域上又はそのいずれかにウェハテスト用パッドを少なくとも1つ備えたことを特徴とする半導体集積回路装置。

IPC (6件)：

H01L 21/66 ,  H01L 21/3205 ,  H01L 21/82 ,  H01L 21/822 ,  H01L 27/04 ,  G01R 1/073

FI (6件)：

H01L 21/66 E ,  G01R 1/073 E ,  H01L 21/88 T ,  H01L 27/04 E ,  H01L 27/04 T ,  H01L 21/82 P

Fターム (31件)：

2G011AA01 ,  2G011AC14 ,  2G011AE03 ,  4M106AA01 ,  4M106AA02 ,  4M106AA11 ,  4M106AD01 ,  4M106AD21 ,  4M106AD22 ,  5F033UU03 ,  5F033VV04 ,  5F033VV05 ,  5F033VV07 ,  5F033VV12 ,  5F033XX37 ,  5F038BE05 ,  5F038BH19 ,  5F038CA10 ,  5F038CA13 ,  5F038CD02 ,  5F038CD03 ,  5F038CD18 ,  5F038DT15 ,  5F038EZ20 ,  5F064BB31 ,  5F064DD44 ,  5F064DD46 ,  5F064EE32 ,  5F064EE33 ,  5F064EE52 ,  5F064EE53