スタテイツクRAMのメモリセルおよびそのメモリセルアレイ

発明者：
出願人/特許権者：
代理人 (1件)：船橋国則
公報種別：公開公報
出願番号（国際出願番号）：特願平3-323795
公開番号（公開出願番号）：特開平5-136372
出願日： 1991年11月12日
公開日（公表日）： 1993年06月01日
要約：

【要約】【目的】本発明は、ワードトランジスタのゲートとドライバトランジスタのゲートとの配置を変えることにより、ワード線を1本にして、メモリセル面積の縮小を図り、SRAMを高集積化する。【構成】第1,第2のインバータ11,12よりなるフリップフロップ13とワードトランジスタ14,15とにより構成したSRAMのメモリセル10であって、各ワードトランジスタ14,15を1本のワード線18で形成し、ワード線18の一方側に第1のインバータ11のドライバトランジスタ23のゲート27を設け、同他方側に第2のインバータ12のドライバトランジスタ24のゲート28を設ける。上記メモリセル10を一行に複数個配置したメモリセル行を複数行設けたメモリセルアレイ(図示せず)であって、各偶数行目に配置したメモリセルを、各奇数行目に配置したメモリセルに対しておよそ1/2セル分だけ同一方向側にずらしたものである。

請求項（抜粋）：

第1のインバータと第2のインバータとで形成したフリップフロップと当該フリップフロップに接続する2個のワードトランジスタとにより構成したスタティックRAMのメモリセルであって、前記各ワードトランジスタのゲートを1本のワード線で形成するとともに、前記ワード線の一方側に、前記第1のインバータにおけるドライバトランジスタのゲートを設け、前記ワード線の他方側に、前記第2のインバータにおけるドライバトランジスタのゲートを設けたことを特徴とするスタティックRAMのメモリセル。

前のページに戻る