特許

J-GLOBAL ID：200903086732989681

半導体集積回路およびメモリ処理システム

発明者： 久家 重博
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-344949
公開番号（公開出願番号）：特開2001-159999
出願日： 1999年12月03日
公開日（公表日）： 2001年06月12日
要約：

【要約】【課題】 高速なデータ転送を実現することができる半導体集積回路およびメモリ処理システムを提供する。【解決手段】 本発明の実施の形態によるメモリ処理システムは、システムコントローラ1と複数のメモリモジュール1000A、...とを備える。コントローラ1とメモリモジュールとは、メモリモジュール側のみが終端されたデータ伝送線2a〜2mを用いてデータの授受を行なう。メモリチップは、データ伝送線にデータを出力した際に得られる反射波をモニタすることにより、データ伝送線の長さを計測する。この計測結果に基づき、システムコントローラ1は、メモリチップ毎に、セットアップタイム/ホールドタイムを決定する。

請求項（抜粋）：

複数のメモリチップと、前記複数のメモリチップのそれぞれを制御するシステムコントローラと、前記システムコントローラと前記複数のメモリチップとの間でデータを転送するためのデータ伝送線とを備え、前記複数のメモリチップのそれぞれは、前記システムコントローラの要求に応答して、前記データ伝送線における前記システムコントローラまでのデータ伝送距離を計測するテストを実行するテスト回路を含み、前記システムコントローラは、前記複数のメモリチップのそれぞれに対して、前記テスト回路における計測結果に基づき、前記データを受取るためのセットアップタイム/ホールドタイムを決定する、メモリ処理システム。

IPC (3件)：

G06F 12/00 564 ,  G11C 11/407 ,  G11C 11/401

FI (3件)：

G06F 12/00 564 A ,  G11C 11/34 362 S ,  G11C 11/34 362 Z

Fターム (8件)：

5B024AA15 ,  5B024BA21 ,  5B024BA29 ,  5B024CA07 ,  5B024EA01 ,  5B060CC02 ,  5B060CC03 ,  5B060CC04