特許
J-GLOBAL ID：200903086797894351
アクティブマトリクス表示装置
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平7-241925
公開番号（公開出願番号）：特開平9-090411
出願日： 1995年09月20日
公開日（公表日）： 1997年04月04日
要約：
【要約】【課題】 静電ダメージがダミー画素領域に及び、視覚されない不良となることを回避し、生産効率を向上したアクティブマトリクス表示装置を提供する。【解決手段】 本発明のアクティブマトリクス表示装置は、表示領域10およびダミー画素領域11に区分され、スイッチング回路4にはデータライン5が接続されている。バッファ回路3にはゲートライン6が接続され、ゲートライン6上のダミー画素領域11には画素部が形成されず、表示領域10にはTFT7、液晶セルLCおよび蓄積容量Cs等からなる画素部が形成される。TFT7には液晶セルLCおよび蓄積容量Csを介してコモンライン8が形成されて構成される。従って、静電ダメージ等が画素部に侵入して視覚できない不良の発生を抑えることができる。
請求項（抜粋）：
行状に配線した複数のゲートラインが接続された垂直駆動回路と、列状に配線した複数のデータラインが接続された水平駆動回路と、前記ゲートラインと前記データラインの各交差部に設けられた画素部と、該画素部によって情報を表示する表示領域を構成し、更に、前記表示領域以外をダミー画素領域として構成するアクティブマトリクス表示装置において、該画素部は、画素電極と、前記画素電極を個々にスイッチング駆動する薄膜トランジスタと、前記薄膜トランジスタと同一の半導体層を一方の電極とする蓄積容量とを備えて構成されるととともに、前記前記ダミー画素領域においては、該画素部の前記薄膜トランジスタおよび前記蓄積容量を形成しないようにしたことを特徴とするアクティブマトリクス表示装置。
IPC (3件)：
FI (3件)：
引用特許：
Copyright (c) 2009 Japan Science and Technology Agency. All Rights Reserved