特許

J-GLOBAL ID：200903086810474740

薄膜半導体素子

発明者： 内古閑 修一 ,  鈴木 幸治 ,  島野 卓也 ,  福田 加一 ,  茨木 伸樹
出願人/特許権者： 株式会社東芝
代理人 (1件)： 須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-054019
公開番号（公開出願番号）：特開平6-268217
出願日： 1993年03月15日
公開日（公表日）： 1994年09月22日
要約：

【要約】【目的】 製造工程を複雑化させることなく、光照射によるリーク電流を小さくする【構成】 逆スタッガ型TFTにおいて、ソースおよびドレインがそれぞれチャネル保護層上に重なる領域を有し、重なる領域においてチャネル保護層の幅方向の少なくとも一方の幅面よりもソースおよびドレインの幅面が重なる領域の外側にあり、かつソースおよびドレインとチャネル保護層との重なり交点において半導体層とも重なり交点を有する。

請求項（抜粋）：

基板と、この基板上に配設されたゲート電極層と、絶縁層を介して前記ゲート電極層上に配設された半導体層からなるチャネル領域と、前記チャネル領域上に配設されたチャネル保護層と、前記チャネル領域を介して電気的に接続されたソースおよびドレインとからなる薄膜半導体素子であって、前記ソースおよびドレインがそれぞれ前記チャネル保護層上に重なる領域を有し、前記重なる領域において前記チャネル保護層の幅方向の少なくとも一方の幅面よりも前記ソースおよびドレインの幅面が前記重なる領域の外側にあり、かつ前記ソースおよびドレインと前記チャネル保護層との重なり交点において前記半導体層とも重なり交点を有することを特徴とする薄膜半導体素子。