特許

J-GLOBAL ID：200903086824475927

薄膜パターンの作製方法、及び、それを用いたマイクロデバイスの製造方法

発明者： 上島 聡史
出願人/特許権者： ティーディーケイ株式会社
代理人 (1件)： 杉村 興作 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-269199
公開番号（公開出願番号）：特開2003-077922
出願日： 2001年09月05日
公開日（公表日）： 2003年03月14日
要約：

【要約】【課題】 レジスト膜の種類や露光器などの光学的限界によらず、狭小なパターンを有する薄膜パターンを作製する方法を提供し、もって薄膜パターニングを狭小化する方法を提供することをも目的とする。【解決手段】 基体11の主面11A上にレジスト膜13を選択的に形成した後、このレジスト膜13を覆うようにして基体11上に被パターニング膜12を形成する。そして、被パターニング膜12の、レジスト膜13の上面13Aと基体11の主面11A上に存在する部分をドライエッチング処理によって除去し、レジスト膜13の上面13Aを露出させる。次いで、レジスト膜13を露出した上面13Aから除去することによって、被パターニング膜12の、レジスト膜13の側面13Cに付着した部分12Cからなる薄膜パターン15を形成する。

請求項（抜粋）：

所定の基体の主面上に、この主面と略平行な膜面と略垂直な側面を有するレジスト膜を選択的に作製する工程と、前記基体の前記主面上と前記レジスト膜上に被パターニング膜を形成する工程と、前記レジスト膜の前記膜面上に形成された前記被パターニング膜をエッチング除去して、前記レジスト膜の前記膜面を露出させるとともに、前記基体の前記主面上に形成された前記被パターニング膜をエッチング除去して、前記基体の、少なくとも前記レジスト膜間に位置する前記主面を露出させる工程と、露出した前記レジスト膜の前記膜面側から、前記レジスト膜を除去して、前記被パターニング膜の残部からなる薄膜パターンを形成する工程とを含むことを特徴とする薄膜パターンの作製方法。

IPC (4件)：

H01L 21/3205 ,  G03F 7/40 521 ,  G11B 5/31 ,  H01L 21/027

FI (4件)：

G03F 7/40 521 ,  G11B 5/31 M ,  H01L 21/88 B ,  H01L 21/30 570

Fターム (18件)：

2H096AA27 ,  2H096BA01 ,  2H096HA30 ,  5D033DA07 ,  5D033DA08 ,  5D033DA31 ,  5F033HH21 ,  5F033PP06 ,  5F033PP15 ,  5F033PP28 ,  5F033QQ08 ,  5F033QQ13 ,  5F033QQ14 ,  5F033QQ16 ,  5F033QQ31 ,  5F033QQ41 ,  5F033XX03 ,  5F046AA28