特許
J-GLOBAL ID：200903086832111098
MOS論理回路のトランジスタのウェルとソースの間の電圧を制御する回路、及び電源装置をMOS論理回路に連動させるためのシステム
発明者：
,
出願人/特許権者：
代理人 (1件)：
山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平7-091962
公開番号（公開出願番号）：特開平8-097374
出願日： 1995年03月27日
公開日（公表日）： 1996年04月12日
要約：
【要約】【目的】 本発明の目的は、ウェル電圧及び電源電圧を適宜設定することによって、回路の電力消費と動作速度に影響を及ぼす可能性のある全ての必須要因を考慮に入れることが可能な技術を提供することにある。【構成】 本発明の回路は、集積論理回路の基板中のウェル中に作られた基準MOSトランジスタ、所定の動作条件を上記基準MOSトランジスタに与える手段、上記基準MOSトランジスタの動作特性を基準値と比較し、上記動作特性と上記基準値との差を表す制御電圧を発生させる手段、上記基準MOSトランジスタの上記ウェルとソースとの間に上記制御電圧を印加する手段を具備する。
請求項（抜粋）：
ウェルと集積論理回路の基板(3)の同じウェル(2;201,204)中に全て作られた同じ導電形の複数のMOS電界効果トランジスタのソースとの間の電圧を制御する回路において、上記ウェル(2)中に作られた基準MOSトランジスタ(24)と、所定の動作条件を上記基準MOSトランジスタに課すための手段(Iref 、CC)と、上記基準MOSトランジスタの動作特性を基準値(Vtnref )と比較するとともに、上記動作特性と上記基準値との差を表す制御電圧を発生させるための手段(21、22、23、32)と、上記基準MOSトランジスタ(24)の上記動作特性を上記基準値に保つように、上記基準MOSトランジスタ(24)の上記ウェル(2)とソースとの間に上記制御電圧を印加するための手段(31)と、を具備した回路。
IPC (5件)：
H01L 27/04
, H01L 21/822
, H01L 21/8238
, H01L 27/092
, H03K 19/0944
H01L 27/04 B
, H01L 27/08 321 L
, H03K 19/094 A
