特許

J-GLOBAL ID：200903086842412738

記憶内容の解読防止方法及び記憶内容の解読防止用基板

発明者： 内田 靖 ,  田沼 克哉
出願人/特許権者： 新日本製鐵株式会社
代理人 (1件)： 半田 昌男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-349622
公開番号（公開出願番号）：特開平7-200414
出願日： 1993年12月28日
公開日（公表日）： 1995年08月04日
要約：

【要約】【目的】 第三者がメモリの内容を解読してその記憶内容及び関連する集積回路の内容を不正にコピーすることを防止する。【構成】 集積回路チップ20の電源用の導線16を、基板10上の実装領域12全域にわたって曲折させて形成する。集積回路チップは、その表側を基板表面に対向するようにして実装領域にベアチップ実装され、その上を樹脂などでモールドして保護する。こうして実装された集積回路チップは、直接その表側を見ることはできず、また、集積回路チップを基板から剥がそうとするとその瞬間に電源が遮断され、集積回路チップ内のメモリに記憶された内容は消失する。更に、基板の裏側から集積回路チップに損傷を与えずに基板に穴を開けてメモリ内容を解析しようとしても、電源用の導線が切断されるので、この場合にも記憶内容が消失し、メモリ内容の解読を防止できる。

請求項（抜粋）：

電源の供給により記憶内容が保持される記憶手段を有する半導体装置を実装する基板上の実装領域に、前記半導体装置に電源を供給する導線を、前記実装領域全体にわたって曲折させて配線するとともに、前記半導体装置の表側を前記基板の表面に対向させて実装することを特徴とする記憶内容の解読防止方法。