特許

J-GLOBAL ID：200903086844445951

電界放出カソードの製造方法

発明者： 新山 剛宏 ,  渡辺 照男 ,  伊藤 茂生 ,  大津 和佳
出願人/特許権者： 双葉電子工業株式会社
代理人 (1件)： 脇 篤夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-313972
公開番号（公開出願番号）：特開平7-141984
出願日： 1993年11月22日
公開日（公表日）： 1995年06月02日
要約：

【要約】【目的】 電界放出カソ-ド素子を製造する際の歩留を改善することを目的とする。【構成】 ガラス等の基板121の上面に抵抗率が102 Ω/cm〜104 Ω/cm程度となるn又はp型アモルフアスシリコン層122を蒸着し、この層の所定の領域にレ-ザを照射してアニ-ル処理を行う。アニ-ルされた領域はアモルフアス状態から多結晶化され、導電体に近い抵抗率を有するカソ-ド領域123に変化させることができる。【効果】 このn又はp型アモルフアススリコン層122の上面に絶縁層124、ゲ-ト電極層125を成膜すると、FECを製造するための積層基板の各層が平坦になり、FEC製造プロセスで発生し易いゲ-ト電極の亀裂をなくすることができる。

請求項（抜粋）：

基板上にプラズマCVD法、又は減圧CVD法等によってn又はp型アモルファスシリコン層を成膜し、前記n又はp型アモルファスシリコン層の所定の位置をレーザアニールによって多結晶化することによりカソード電極領域を形成すると共に、上記n又はp型アモルファスシリコン層の上面に少なくとも絶縁層、ゲート電極層を成膜し、所定の位置をエッチング、および蒸着するFEC製造工程によって多数のエミッタ、およびゲート電極を形成することを特徴とする電界放出カソードの製造方法。

IPC (2件)：

H01J 9/02 ,  H01J 1/30