特許

J-GLOBAL ID：200903086845426446

半導体装置及びその製造方法

発明者： 新宮 正孝 ,  矢元 久良
出願人/特許権者： ソニー株式会社
代理人 (1件)： 逢坂 宏
公報種別：公開公報
出願番号（国際出願番号）：特願平10-323709
公開番号（公開出願番号）：特開2000-150894
出願日： 1998年11月13日
公開日（公表日）： 2000年05月30日
要約：

【要約】【課題】 共通基板上に分離形成した知的資産機能ブロック又は素子間にクロストークを生じない半導体装置及びその製造方法を提供すること。【解決手段】 ガラス基板1上にサファィア膜50を設け、この上にシリコン・インジウム溶融液層6から単結晶シリコン層7をエピタキシャル成長させた後、この単結晶シリコン層に所定の処理を施し、知的資産機能ブロック又は素子間を分離したIPIC用の半導体装置を形成する。

請求項（抜粋）：

絶縁基板上に、単結晶シリコンに対して格子整合の良い物質層と、この物質層上の単結晶シリコン層とが形成され、前記単結晶シリコン層が活性素子領域ごとに分離され、これらの分離された単結晶シリコン層が、複数の知的資産機能ブロック又は素子を構成している半導体装置。

IPC (4件)：

H01L 29/786 ,  H01L 21/336 ,  H01L 27/04 ,  H01L 21/822

FI (4件)：

H01L 29/78 618 A ,  H01L 27/04 U ,  H01L 29/78 613 A ,  H01L 29/78 621

Fターム (30件)：

5F038EZ06 ,  5F038EZ14 ,  5F038EZ17 ,  5F038EZ20 ,  5F110AA09 ,  5F110BB04 ,  5F110DD01 ,  5F110DD03 ,  5F110DD04 ,  5F110DD12 ,  5F110DD24 ,  5F110EE04 ,  5F110EE05 ,  5F110EE32 ,  5F110EE44 ,  5F110EE45 ,  5F110FF03 ,  5F110FF29 ,  5F110GG02 ,  5F110GG12 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ13 ,  5F110HM15 ,  5F110NN66 ,  5F110PP10 ,  5F110PP31 ,  5F110PP34 ,  5F110PP36 ,  5F110QQ04