特許

J-GLOBAL ID：200903086848879417

3レベルインバータ装置

発明者： 伊君 高志 ,  坂本 潔
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 笹岡 茂 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-350767
公開番号（公開出願番号）：特開2000-166252
出願日： 1998年11月25日
公開日（公表日）： 2000年06月16日
要約：

【要約】【課題】 PWM制御を行なう3レベルインバータにおいて、デッドタイムに起因する電圧歪みを正確に補償することにある。【解決手段】 パルス幅変調を行うインバータとその制御装置からなる3レベルインバータ装置において、出力電圧指令Vu*に負のバイアス値VBと出力電流に基づいて演算した第1の補正信号411Uを加算した第1の変調波431Uと搬送波Ecを比較する第1の比較器51Uと、出力電圧指令に正のバイアス値VBと出力電流に基づいて演算した第2の補償信号421Uを加算した第2の変調波441Uと搬送波Ecを比較する第2の比較器52Uを備え、第1の比較器および第2の比較器の出力を用いてインバータ13を形成するスイッチング素子S1U〜S4Uを制御し、回路動作上スイッチング特性が異なるスイッチング素子それぞれの動作遅れを補償する。

請求項（抜粋）：

パルス幅変調を行うインバータとその制御装置からなる3レベルインバータ装置において、出力電圧指令に負のバイアス値と第1の補正信号を加算した第1の変調波と搬送波を比較する第1の比較器と、前記出力電圧指令に正のバイアス値と第2の補償信号を加算した第2の変調波と搬送波を比較する第2の比較器を備え、前記第1の比較器および第2の比較器の出力を用いて前記インバータを形成するスイッチング素子を制御し、回路動作上スイッチング特性が異なる前記スイッチング素子それぞれの動作遅れを補償することを特徴とする3レベルインバータ装置。

IPC (2件)：

H02M 7/48 ,  H02M 7/537

FI (3件)：

H02M 7/48 Q ,  H02M 7/48 F ,  H02M 7/537 C

Fターム (19件)：

5H007AA08 ,  5H007BB06 ,  5H007CA05 ,  5H007CB02 ,  5H007CB04 ,  5H007CB05 ,  5H007CC04 ,  5H007CC06 ,  5H007CC07 ,  5H007CC12 ,  5H007CC23 ,  5H007DA03 ,  5H007DA05 ,  5H007DB01 ,  5H007DC02 ,  5H007DC04 ,  5H007DC05 ,  5H007EA03 ,  5H007FA04