特許
J-GLOBAL ID：200903086860269357

低電力高性能記憶回路及び関連方法

発明者：
カン,サン-モ

カン,サン-モ について

, 
ヨー,スン-ムーン

ヨー,スン-ムーン について


出願人/特許権者：
ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア

ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア について


代理人 (5件)： 青木 篤 ,  鶴田 準一 ,  島田 哲郎 ,  下道 晶久 ,  西山 雅也
公報種別：公表公報
出願番号（国際出願番号）：特願2003-581203
公開番号（公開出願番号）：特表2006-500702
出願日： 2003年03月27日
公開日（公表日）： 2006年01月05日
要約：
第1NMOSトランジスタ、第1PMOSトランジスタ、第2NMOSトランジスタ、第2PMOSトランジスタ、第2PMOSの第1ソース/ドレインに接続された第1バイアス電圧ノード、第1PMOSトランジスタのゲートに接続された第3バイアス電圧ノード、第1PMOSトランジスタのゲートに接続された第4バイアス電圧ノード、第1NMOSトランジスタの第2ソース/ドレインを第1PMOSトランジスタの第1ソース/ドレインに接続するプルアップノード、第2PMOSトランジスタの第2ソース/ドレインを第2NMOSトランジスタの第1ソース/ドレインに接続するプルダウンノード、入力ノード、第1PMOSトランジスタの第2ソース/ドレインを第2NMOSトランジスタの第2ソース/ドレインに接続する記憶ノード、出力ノード、入力データ値を入力ノードから第1NMOSトランジスタのゲートと第2PMOSトランジスタのゲートに制御可能に伝達するべく接続された入力スイッチ、及び保存されているデータ値を記憶ノードから出力ノードに制御可能に伝達するべく接続された出力スイッチを有する集積回路である。
請求項（抜粋）：
集積回路であって、 第1NMOSトランジスタと、 第1PMOSトランジスタと、 第2NMOSトランジスタと、 第2PMOSトランジスタと、 前記第1NMOSトランジスタの第1ソース/ドレインに接続された第1バイアス電圧ノードと、 前記第2PMOSトランジスタの第1ソース/ドレインに接続された第2バイアス電圧ノードと、 前記第1PMOSトランジスタのゲートに接続された第3バイアス電圧ノードと、 前記第2NMOSトランジスタのゲートに接続された第4バイアス電圧ノードと、 前記第1NMOSトランジスタの第2ソース/ドレインを前記第1PMOSトランジスタの第1ソース/ドレインに接続するプルアップノードと、 前記第2PMOSトランジスタの第2ソース/ドレインを前記第2NMOSトランジスタの第1ソース/ドレインに接続するプルダウンノードと、 入力ノードと、 前記第1PMOSトランジスタの第2ソース/ドレインを前記第2NMOSトランジスタの第2ソース/ドレインに接続する記憶ノードと、 出力ノードと、 前記入力ノードから前記第1NMOSトランジスタのゲートと前記第2PMOSトランジスタのゲートに入力データを制御可能に伝達するべく接続された入力スイッチと、 前記記憶ノードから前記出力ノードに、記憶されているデータ値を制御可能に伝達するべく接続された出力スイッチと、 を有する集積回路。
IPC (7件)：
G11C 11/412 ,  H03K 17/00 ,  H03K 17/04 ,  H03K 17/06 ,  H03K 17/687 ,  H03K 19/017 ,  G11C 11/41
FI (10件)：
G11C11/40 301 ,  H03K17/00 G ,  H03K17/04 E ,  H03K17/06 C ,  H03K17/687 G ,  H03K17/687 F ,  H03K19/00 101K ,  H03K19/00 101F ,  G11C11/34 K ,  G11C11/40 Z
Fターム (52件)：
5B015HH04 ,  5B015JJ05 ,  5B015JJ11 ,  5B015KA06 ,  5B015NN07 ,  5B015QQ03 ,  5J055AX02 ,  5J055AX12 ,  5J055AX28 ,  5J055AX44 ,  5J055BX09 ,  5J055BX16 ,  5J055BX17 ,  5J055CX27 ,  5J055DX15 ,  5J055DX22 ,  5J055DX56 ,  5J055DX61 ,  5J055DX62 ,  5J055DX72 ,  5J055DX73 ,  5J055DX83 ,  5J055EX02 ,  5J055EX07 ,  5J055EY21 ,  5J055EZ07 ,  5J055EZ12 ,  5J055EZ19 ,  5J055EZ22 ,  5J055EZ25 ,  5J055EZ29 ,  5J055FX18 ,  5J055FX20 ,  5J055FX37 ,  5J055GX01 ,  5J056AA01 ,  5J056AA04 ,  5J056BB02 ,  5J056BB17 ,  5J056BB49 ,  5J056BB57 ,  5J056CC00 ,  5J056CC19 ,  5J056DD13 ,  5J056DD29 ,  5J056EE06 ,  5J056EE07 ,  5J056FF07 ,  5J056FF10 ,  5J056GG09 ,  5J056GG14 ,  5J056KK03
引用特許：
出願人引用 (4件)
  • 2ポートメモリセル
    公報種別：公開公報   出願番号：特願平9-323508   出願人：テキサスインスツルメンツインコーポレイテツド
  • 特開平2-094196
  • 双安定回路
    公報種別：公開公報   出願番号：特願2001-402788   出願人：鈴木利康
全件表示
審査官引用 (4件)
  • 2ポートメモリセル
    公報種別：公開公報   出願番号：特願平9-323508   出願人：テキサスインスツルメンツインコーポレイテツド
  • 特開平2-094196
  • 双安定回路
    公報種別：公開公報   出願番号：特願2001-402788   出願人：鈴木利康
全件表示

前のページに戻る

TOP

BOTTOM