特許

J-GLOBAL ID：200903086864808384

半導体パッケージ

発明者： 浅井 博紀 ,  矢野 圭一 ,  五代儀 靖
出願人/特許権者： 株式会社東芝
代理人 (1件)： 須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願平9-081056
公開番号（公開出願番号）：特開平10-275878
出願日： 1997年03月31日
公開日（公表日）： 1998年10月13日
要約：

【要約】【課題】 フリップチップ構造の半導体素子を対象として、半導体素子の実装信頼性を高めると共に、信号配線の電気特性の向上やより一層の狭ピッチ配線への対応等を実現し、加えて従来のセラミックスパッケージに比べて製造コストの低減を図る。【解決手段】 バイアホール型内部導体層5を有するセラミックス基板2からなるパッケージ本体の一方の主面には、外部接続端子として導体ホール6が設けられている。セラミックス基板2の他方の主面には、配線層8を有する樹脂配線基材9が接合されている。配線層8の一方の端部はバイアホール型内部導体層5と電気的に接続されている。樹脂配線基材9上には、配線層8と電気的に接続するように、フリップチップ構造の半導体素子11が搭載されている。

請求項（抜粋）：

セラミックス基板と、前記セラミックス基板の一方の主面に接合され、かつ配線層を有する樹脂配線基材と、前記配線層と電気的に接続するように、前記樹脂配線基材上に搭載されたフリップチップ構造の半導体素子とを具備することを特徴とする半導体パッケージ。

IPC (3件)：

H01L 23/12 ,  H01L 21/60 311 ,  H01L 23/467

FI (3件)：

H01L 23/12 L ,  H01L 21/60 311 S ,  H01L 23/46 C