特許
J-GLOBAL ID：200903086870704310
高速バッファ回路
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-096647
公開番号（公開出願番号）：特開平5-291917
出願日： 1992年04月16日
公開日（公表日）： 1993年11月05日
要約：
【要約】【目的】入出力オフセットのない高速バッファ回路を提供する。【構成】トランジスタQ1〜Q12、電流・電圧源I1,I2,V1,V2 としたとき、Q1、Q2のベースが入力端子であり、Q1のエミッタにI1 とQ6のベースが、Q2のエミッタにI2 とQ10のベースが、Q1のコレクタにQ3のエミッタとQ4のベースが、Q4のコレクタにQ12のベースとQ5のエミッタが、Q5のコレクタ及びベースにQ6のエミッタが、Q2のコレクタにQ7のエミッタとQ8のベースが、Q8のコレクタにQ11のベースとQ9のエミッタが、Q9のコレクタ及びベースにQ10のエミッタが、Q11、Q12のエミッタに出力端子が、I2 の他方とQ3のコレクタ、ベースとQ10、Q12のコレクタとQ4のエミッタにV1 が、I1 の他方とQ7のコレクタ及びベースとQ8のエミッタとQ6、Q11のコレクタにV2 が接続される。
請求項（抜粋）：
第1のトランジスタと第2のトランジスタのベースが入力端子であり、第1のトランジスタのエミッタに第1の電流源と第6のトランジスタのベースが接続され、第2のトランジスタのエミッタに第2の電流源と第10のトランジスタのベースが接続され、第1のトランジスタのコレクタに第3のトランジスタのエミッタと第4のトランジスタのベースが接続され、第4のトランジスタのコレクタに第12のトランジスタのベースと第5のトランジスタのエミッタが接続され、第5のトランジスタのコレクタ及びベースに第6のトランジスタのエミッタが接続され、第2のトランジスタのコレクタに第7のトランジスタのエミッタと第8のトランジスタのベースが接続され、第8のトランジスタのコレクタに第11のトランジスタのベースと第9のトランジスタのエミッタが接続され、第9のトランジスタのコレクタ及びベースに第10のトランジスタのエミッタが接続され、第11,12のトランジスタのエミッタに出力端子が接続され、第2の電流源の他方と第3のトランジスタのコレクタ及びベースと第10、第12のトランジスタのコレクタと第4のトランジスタのエミッタに第1の電圧源が接続され、第1の電流源の他方と第7のトランジスタのコレクタ及びベースと第8のトランジスタのエミッタと第6,11のトランジスタのコレクタに第2の電圧源が接続されたことを特徴とする高速バッファ回路。
IPC (3件)：
H03K 17/66
, H03K 19/0185
, H03K 19/082
