特許

J-GLOBAL ID：200903086895647087

半導体装置及びその製造方法

発明者： 山本 和彦
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-305028
公開番号（公開出願番号）：特開2003-110101
出願日： 2001年10月01日
公開日（公表日）： 2003年04月11日
要約：

【要約】【課題】 金属酸化膜をゲート絶縁膜に備えた半導体装置において、表面平坦性の向上により、キャパシターの容量値ばらつきと、リーク電流を低減する。CVD原料の高効率化を図り、低コストなプロセスを実現する。【解決手段】 高誘電体金属酸化膜ゲートキャパシタの基板として、高指数面を結晶面方位に有するシリコン基板を使用し、CVD原料ガスは高真空中で供給する。この結果、高真空中で供給されたCVD原料ガスは高指数面上の表面ステップで分解、吸着するために、結晶核はステップ端に形成され、表面の均一性と平坦性が向上する。高真空中でのステップ端はCVD原料ガスの触媒として作用するために原料ガスの分解効率は高く、プロセスコストを低減できる。

請求項（抜粋）：

高指数面の面方位を主面とする単結晶の基板上に、高誘電体金属酸化膜からなるゲート絶縁膜が形成されたMIS型トランジスタを備えていることを特徴とする半導体装置。

IPC (2件)：

H01L 29/78 ,  H01L 21/316

FI (4件)：

H01L 21/316 P ,  H01L 21/316 X ,  H01L 29/78 301 G ,  H01L 29/78 301 Q

Fターム (28件)：

5F058BC03 ,  5F058BE03 ,  5F058BF04 ,  5F058BF27 ,  5F058BF29 ,  5F058BH04 ,  5F140AA01 ,  5F140AA02 ,  5F140AA24 ,  5F140AC33 ,  5F140BA01 ,  5F140BA20 ,  5F140BD11 ,  5F140BD12 ,  5F140BE01 ,  5F140BE02 ,  5F140BE03 ,  5F140BE10 ,  5F140BE16 ,  5F140BE17 ,  5F140BE19 ,  5F140BF01 ,  5F140BF10 ,  5F140BG28 ,  5F140BG30 ,  5F140BK22 ,  5F140CB01 ,  5F140CB04