特許
J-GLOBAL ID：200903086912195012
不揮発性半導体メモリおよびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-333134
公開番号（公開出願番号）：特開平7-193198
出願日： 1993年12月27日
公開日（公表日）： 1995年07月28日
要約：
【要約】【目的】 工程数を削減し、高精度のマスク合わせが必要なパターニングを減らすことのできる不揮発性半導体メモリおよびその製造方法を提供する。【構成】 メモリセル領域および周辺回路領域に延在する導電層を共通のマスクを用いてパターニングすることによって、メモリトランジスタのコントロールゲートおよび周辺回路トランジスタのゲート電極を同時に形成する。これにより、工程数を削減し、高精度のマスク合わせの回数を削減することができる。
請求項（抜粋）：
主表面上にメモリセル領域と周辺回路領域とを有する半導体基板と、前記メモリセル領域の半導体基板の主表面上に第1の絶縁膜を介してm行n列のマトリクス状に配置されたm×n個のフローティングゲートと、前記半導体基板の主表面上に、前記フローティングゲートを間に挟んで列方向に間隔をあけて形成されたソース/ドレイン領域となるべき1対の不純物領域と、行方向に延び、前記フローティングゲート電極上に第2の絶縁膜を介して各行に形成されたm本のコントロールゲートと、前記周辺回路領域の半導体基板の主表面上に形成されたゲート電極を有するトランジスタと、を備え、前記コントロールゲートと前記ゲート電極とは、共通のマスクを用いて同時にパターニング加工されている、不揮発性半導体メモリ。
引用特許：
前のページに戻る
