特許
J-GLOBAL ID：200903086934190472
プログラム・ローディング方式
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-189057
公開番号（公開出願番号）：特開平6-035879
出願日： 1992年07月16日
公開日（公表日）： 1994年02月10日
要約：
【要約】【目的】上位パネルと複数の下位パネルとから構成される情報処理装置のプログラム・ローディング方式において、複数のプログラムのロードを容易に行うことを目的としている。【構成】上位パネル1内に監視CPU11と、メモリ12とを有し、下位パネル2内に主CPU23と、副CPU26と、メモリ22及び25と、デュアル・ポート・メモリ21及び24とを有し、2種類のプログラムはメモリ12から主CPU23に同時に行い、主CPU23と副CPU26の間でその内の1種類のプログラムのロードを主CPU23が副CPU26をリセットすることにより行う。
請求項（抜粋）：
上位パネルと複数の下位パネルとから構成された情報処理装置のプログラムローディング方式において、前記上位パネルは前記情報処理装置全体を監視する監視CPUと、前記監視CPUがアクセスできる第1のメモリとを有し、前記下位パネルは前記監視CPUがアクセスできる第1のデュアル・ポート・メモリと、前記第1のデュアル・ポート・メモリにアクセスすることのできる主CPUと、前記主CPUがアクセスできる第2のメモリと、前記主CPUがアクセスできる第2のデュアル・ポート・メモリと、前記第2のデュアル・ポート・メモリにアクセスすることのできる副CPUと、前記副CPUがアクセスできる第3のメモリとを有し、前記副CPUのリセットを前記主CPUが行うことによってプログラムのローディングを行うことを特徴とするプログラム・ローディング方式。
IPC (2件)：
G06F 15/16 420
, G06F 9/445
