特許
J-GLOBAL ID：200903086935708297
誤り訂正復号装置
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平4-318525
公開番号（公開出願番号）：特開平6-164421
出願日： 1992年11月27日
公開日（公表日）： 1994年06月10日
要約：
【要約】【目的】 誤り位置多項式および誤り数値多項式を得る過程において、高速に計算ができしかも回路規模が大きくならず消失誤り訂正機能を付加した誤り訂正復号装置を得ることを目的とする。【構成】 誤り位置多項式と誤り数値多項式を生成するためのガロア体上の乗算器をそれぞれ別々にもち、2個のガロア体上の乗算器を同時に動作させることにより高速に動作し、回路規模は大きくならならず、消失誤り訂正機能を付加した誤り訂正復号装置が構成できる。
請求項（抜粋）：
誤り位置多項式と誤り数値多項式を計算して誤り訂正操作を行う誤り訂正復号装置において、誤り数値多項式を計算するための多項式の係数を記憶する第1の係数記憶手段と、上記第1の記憶手段に係数が記憶されている多項式の次数を記憶するための次数記憶手段と、ユークリッドアルゴリズム終了判定の次数を保持するための終了次数記憶手段と、上記終了次数記憶手段の内容と上記次数記憶手段の内容を比較する比較手段と、上記第1の係数記憶手段から出力された内容に対しガロア体上の乗算を施す第1の乗算手段と、上記第1の係数記憶手段から出力された内容に対しガロア体上の逆元を生成する逆元生成手段と、誤り位置多項式を計算するための多項式の係数を記憶する第2の係数記憶手段と、上記第2の係数記憶手段から出力された内容に対しガロア体上の乗算を施す第2の乗算手段と、上記第1、第2の係数記憶手段に対して外部から入力される値と記憶している値を加算する加算手段と、上記第1、第2の係数記憶手段に対して入力アドレスを生成する入力アドレス生成手段と、上記第1、第2の係数記憶手段に対して出力アドレスを生成する出力アドレス生成手段と、演算動作を順次制御を行うための制御信号を生成する制御信号生成手段を備えたことを特徴とする誤り訂正復号装置。
IPC (2件)：
H03M 13/00
, G11B 20/18 102
