特許
J-GLOBAL ID：200903086953537580
電圧印加試験装置及び半導体試験装置
発明者：
出願人/特許権者：
代理人 (1件)：
渡辺 喜平
公報種別：公開公報
出願番号（国際出願番号）：特願2005-156257
公開番号（公開出願番号）：特開2006-329887
出願日： 2005年05月27日
公開日（公表日）： 2006年12月07日
要約：
【課題】 電圧印加試験時に被測定デバイス(DUT)が異常状態に陥っても、電圧発生回路の演算増幅器における出力部の電力損失の増加を抑制する。【解決手段】 電圧発生回路10、電流検出用抵抗Rm、電流測定回路20、クランプ回路30等を有して構成される電圧印加試験装置の電圧発生電流制限方式において、DUT2に供給される電圧Voと設定電圧Vinとの差により発生する電圧を出力する差分出力回路41と、この差分出力回路41の出力電圧Vaを設定電圧Vinで除算する除算回路43と、この除算回路43の出力電圧Vbを電流測定回路20から出力された電圧Vmに加算してクランプ回路30へ送る加算回路42とによって構成された差分加算回路40を接続する。【選択図】 図1
請求項（抜粋）：
設定電圧にもとづく所定の電圧を被測定デバイスに供給する電圧発生回路と、
この電圧発生回路から前記被測定デバイスへ流れる電流を電圧として検出するための電流検出用抵抗と、
この電流検出用抵抗の両端の電位差を検出して出力する電流測定回路と、
前記電流検出用抵抗に流れる電流を制限するための制御電流を前記電圧発生回路へ送るクランプ回路とを備えた電圧印加試験装置であって、
前記被測定デバイスに供給される電圧と前記設定電圧との差により発生する電圧を、前記電流測定回路から出力される電圧に加算して、前記クランプ回路へ送る差分加算回路を備え、
前記クランプ回路が、前記差分加算回路から出力された電圧を入力し、この入力した電圧にもとづいて、前記制御電流を前記電圧発生回路へ送る
ことを特徴とする電圧印加試験装置。
IPC (1件)：
FI (1件)：
Fターム (2件)：
引用特許：
前のページに戻る
