特許

J-GLOBAL ID：200903086956119259

半導体装置の製造方法

発明者： 小田 宗隆 ,  志田 吉克 ,  村上 武宏 ,  川口 淳一 ,  金子 良夫
出願人/特許権者： 川崎製鉄株式会社
代理人 (1件)： 森 哲也 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-143866
公開番号（公開出願番号）：特開平7-014987
出願日： 1993年06月15日
公開日（公表日）： 1995年01月17日
要約：

【要約】【目的】 工程数を増加させることなく、ゲート酸化膜の絶縁耐性を向上させ、且つ、低濃度なイオン注入量においても、ゲート酸化膜とゲート電極との界面が空乏化することを防止し、トランスコンダクタンスが向上された相補性MOSFETを備えた半導体装置の製造方法を提供する。【構成】 半導体基板1上に形成したゲート酸化膜5を、水溶液で洗浄するか、又は水素を含有するガス雰囲気に暴露した後、全面に非晶質シリコン膜3を形成し、これを結晶化する。または、非晶質シリコン膜3上に、シリコン酸化膜53又はシリコン窒化膜63を形成した後、非晶質シリコン膜3を結晶化する。

請求項（抜粋）：

相補性MOSFETの製造方法であって、半導体基板の素子形成領域上にゲート酸化膜を形成する第1工程と、前記ゲート酸化膜を、水溶液で洗浄するか、または水素を含有するガス雰囲気に暴露する第2工程と、第2工程終了後、全面に、非晶質シリコン膜を形成する形成する第3工程と、前記非晶質シリコン膜を結晶化する第4工程と、を含むことを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 27/092 ,  H01L 21/20 ,  H01L 21/28 301 ,  H01L 29/784

引用特許：

審査官引用 (4件)

• 特開平4-003978
  
• 特開昭63-120467
  
• 特開平4-152624
  
• 特開平4-100220