半導体装置

発明者： , , ,
出願人/特許権者：
代理人 (1件)：小川勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平10-005374
公開番号（公開出願番号）：特開平10-189883
出願日： 1991年10月17日
公開日（公表日）： 1998年07月21日
要約：

【要約】【目的】高速性と低消費電力の要求を満たす半導体集積回路装置を提供すること。【構成】第1の導電型を有する第1の領域、第1の領域に形成された第2の導電型を有する第2の領域(2)、第2の領域に形成された第1の導電型を有する第3の領域(3)を有し、第2の領域(2)に形成された第1の導電型を有する第1のソース・ドレイン領域を有する第1のトランジスタ(PMOS)と、第3の領域(3)に形成された第2の導電型を有する第2のソース・ドレイン領域を有する第2のトランジスタ(NMOS)と、第2の領域の電位を制御する第1の制御電極(5-2)と、第3の領域の電位を制御する第2の制御電極(5-1)とを含む第1の回路(1)と、第1の回路にクロック信号を供給する第2の回路(3)と、第1及び第2の制御電極に電位を供給する第3の回路(2-1,2-2)とを有し、第2の回路が上記第1の回路にクロックの供給を停止している間は、第3の回路が上記第1及び第2の制御電極に供給する電位により第1及び第2のトランジスタのしきい値を高くすることを特徴とする。

請求項（抜粋）：

第1の導電型を有する第1の領域、該第1の領域に形成された第2の導電型を有する第2の領域、該第2の領域に形成された第1の導電型を有する第3の領域を有し、上記第2の領域に形成された第1の導電型を有する第1のソース・ドレイン領域を有する第1のトランジスタと、上記第3の領域に形成された第2の導電型を有する第2のソース・ドレイン領域を有する第2のトランジスタと、上記第2の領域の電位を制御する第1の制御電極と、上記第3の領域の電位を制御する第2の制御電極とを含む第1の回路と、上記第1の回路にクロック信号を供給する第2の回路と、上記第1及び第2の制御電極に電位を供給する第3の回路とを有し、上記第2の回路が上記第1の回路にクロックの供給を停止している間は、上記第3の回路が上記第1及び第2の制御電極に供給する電位により上記第1及び第2のトランジスタのしきい値を高くすることを特徴とする半導体装置。

IPC (8件)：

H01L 27/04 , H01L 21/822 , G06F 1/04 301 , H01L 21/8234 , H01L 27/06 , H01L 21/8238 , H01L 27/092 , H03K 19/094

FI (5件)：

H01L 27/04 G , G06F 1/04 301 C , H01L 27/06 102 F , H01L 27/08 321 D , H03K 19/094 D

引用特許：

審査官引用 (16件)

特開平3-082151
特開平1-134616
特開昭63-163912

全件表示

前のページに戻る