特許
J-GLOBAL ID：200903086992308491
ECL-CMOSレベル変換回路
発明者：
出願人/特許権者：
,
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-264961
公開番号（公開出願番号）：特開平6-120801
出願日： 1992年10月02日
公開日（公表日）： 1994年04月28日
要約：
【要約】【目的】 信号伝達を高速に行うことを可能にする。【構成】 ECLレベルの第1の信号およびこの第1の信号の反転信号である第2の信号を、クロック信号に従って取込み、CMOSレベルに増幅してラッチするマスタラッチ回路10と、マスタラッチ回路の出力を前記クロック信号に従って取込むスレーブラッチ回路15と、を備えていることを特徴とする。
請求項（抜粋）：
ECLレベルの第1の信号およびこの第1の信号の反転信号である第2の信号を、クロック信号に従って取込み、CMOSレベルに増幅してラッチするマスタラッチ回路と、前記マスタラッチ回路の出力を前記クロック信号に従って取込むスレーブラッチ回路と、を備えていることを特徴とするECL-CMOSレベル変換回路。
IPC (3件)：
H03K 19/0175
, H03F 3/45
, H03F 3/50
