特許

J-GLOBAL ID：200903087017369737

半導体記憶装置

発明者： 冨嶋 茂樹
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-389986
公開番号（公開出願番号）：特開2003-197769
出願日： 2001年12月21日
公開日（公表日）： 2003年07月11日
要約：

【要約】【課題】 データ保持特性の高い2トランジスタ1キャパシタ型メモリセルを有する半導体記憶装置を提供する。【解決手段】 メモリセルに含まれる2つのトランジスタを形成する活性領域を第1および第2のビット線と90度未満で交差する所定軸に沿って、細長形状に配置することにより、2つのトランジスタの接続ノードに相当する活性領域と基板との接合面積を小さくし、リーク電流を軽減することができる。

請求項（抜粋）：

行列状に複数のメモリセルが配置されたメモリアレイを含むブロックユニットを少なくとも1つ備え、前記ブロックユニットは、各メモリセル列に対応して設けられる第1および第2のビット線と、各メモリセル行に対応して設けられる第1および第2のワード線と、前記第1のビット線と接続され、前記メモリアレイに行方向に隣接した領域に設けられる第1のセンスアンプと、前記第2のビット線と接続され、前記メモリアレイを挟んで前記第1のセンスアンプと反対側の領域に設けられる第2のセンスアンプとを含み、前記メモリセル列の各々は、対応する前記第1のビット線と記憶ノードとの間に接続される第1のトランジスタと、対応する前記第2のビット線と前記記憶ノードとの間に接続される第2のトランジスタと、前記記憶ノードと接続される、データとして電荷を保持するキャパシタとを有する、半導体記憶装置。

IPC (4件)：

H01L 21/8242 ,  G11C 11/401 ,  G11C 11/405 ,  H01L 27/108

FI (5件)：

H01L 27/10 321 ,  G11C 11/34 352 B ,  G11C 11/34 371 K ,  G11C 11/34 362 H ,  G11C 11/34 362 G

Fターム (33件)：

5F083AD21 ,  5F083AD48 ,  5F083AD69 ,  5F083GA06 ,  5F083GA09 ,  5F083GA12 ,  5F083KA03 ,  5F083LA14 ,  5F083LA16 ,  5M024AA06 ,  5M024AA22 ,  5M024AA50 ,  5M024AA62 ,  5M024BB02 ,  5M024BB30 ,  5M024BB35 ,  5M024BB36 ,  5M024BB40 ,  5M024CC02 ,  5M024CC22 ,  5M024CC39 ,  5M024CC70 ,  5M024CC90 ,  5M024KK08 ,  5M024LL01 ,  5M024LL02 ,  5M024LL04 ,  5M024LL05 ,  5M024LL13 ,  5M024PP01 ,  5M024PP03 ,  5M024PP04 ,  5M024PP05