特許

J-GLOBAL ID：200903087020395978

キャパシタの製造方法

発明者： 高山 稔雄
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-210565
公開番号（公開出願番号）：特開平6-061421
出願日： 1992年08月07日
公開日（公表日）： 1994年03月04日
要約：

【要約】【目的】 本発明は,Si基板上への Si3N4膜を誘電体膜としたキャパシタの製造方法に関し,キャパシタ用の Si3N4膜として,ピンホールのなく,しかも,他の目的で形成した Si3N4膜を利用することを目的とする。【構成】 蓄積電極となるSi基板1上に形成した Si3N4膜2を少なくとも活性領域とキャパシタ形成領域に残してパターニングする工程と, Si3N4膜2をマスクとして, Si基板1を選択酸化して, フィールドSiO2膜3を形成し, 同時に,Si3N4膜2表面にSiO2膜4を形成しする工程と, Si3N4膜2並びにSiO2膜4をキャパシタ形成領域を残してエッチング除去し, キャパシタ形成領域上の Si3N4膜2をSiO2膜4と併せて誘電体膜5とする工程と, Si基板1上に導電膜6を被覆し, パターニングして対向電極とする工程とを含むように構成する。

請求項（抜粋）：

蓄積電極となるシリコン基板(1) 上に形成した窒化シリコン膜(2) を少なくとも活性領域とキャパシタ形成領域に残してパターニングする工程と,該窒化シリコン膜(2) をマスクとして, 該シリコン基板(1) を選択酸化して,フィールド酸化膜(3) を形成し, 同時に, 該窒化シリコン膜(2) 表面に, 該窒化シリコン膜(2) に比べて薄い二酸化シリコン膜(4) を形成する工程と,該窒化シリコン膜(5) , 並びに, 該窒化シリコン膜(5) 上の該二酸化シリコン膜(4) を, キャパシタ形成領域を残してエッチング除去し, キャパシタ形成領域上の該窒化シリコン膜(2) を該二酸化シリコン膜(4) と併せて誘電体膜(5) とする工程と,該シリコン基板(1) 上に導電膜(6) を被覆し, パターニングして対向電極とする工程とを含むことを特徴とするキャパシタの製造方法。