半導体記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：山本秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平4-003328
公開番号（公開出願番号）：特開平5-189960
出願日： 1992年01月10日
公開日（公表日）： 1993年07月30日
要約：

【要約】【構成】リフレッシュタイマのヒューズFS1、FS2に直列に、常時オンとなるNMOSトランジスタQ3、Q6が接続されると共に、Lレベルの電圧を印加することによりこれらのNMOSトランジスタQ3、Q6をオフとすることができる検査用パッド7c、7dが設けられた。【効果】検査用パッド7c、7dに適宜Lレベルの電圧を印加することにより、実際にヒューズFS1、FS2の切断を行う前であっても、リフレッシュタイマのクロック信号の周期を変更してセルフリフレッシュモードの動作試験を行うことができる。

請求項（抜粋）：

リフレッシュを必要とする電荷保持型のメモリセルを有し、リフレッシュタイマのクロック信号によりリフレッシュ要求を発してアドレスカウンタからのリフレッシュアドレスに基づいて順次リフレッシュ動作を行うセルフリフレッシュモードを備え、該リフレッシュタイマの回路中に設けられたヒューズを適宜切断することによってクロック信号の周期を変更することができる半導体記憶装置であって、該リフレッシュタイマのヒューズに直列に接続された常閉のスイッチ手段、及び該スイッチ手段を開とする電圧が印加されることができる制御端子を備えている半導体記憶装置。

IPC (2件)：

G11C 11/403 , G11C 11/407

FI (2件)：

G11C 11/34 363 M , G11C 11/34 354 C

前のページに戻る