特許
J-GLOBAL ID：200903087041012572
半導体集積回路装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平5-315933
公開番号（公開出願番号）：特開平7-142589
出願日： 1993年11月22日
公開日（公表日）： 1995年06月02日
要約：
【要約】【目的】 MOS型トランジスタの高速動作を可能し、かつ一方で静電破壊耐圧を改善し、しかもトランジスタの微細化を実現する。【構成】 MOS型トランジスタのドレイン拡散層6Dの表面にシリサイド層9を形成し、かつゲート電極4とドレインコンタクト14間のシリサイド層9の一部に非シリサイド領域10を設ける。シリサイド層9によりMOS型トランジスタの抵抗を低減して高速動作を可能とする。また、非シリサイド領域10を設けることで、静電破壊耐圧を改善する。また、この静電破壊耐圧の改善により、シリサイド層のみの構成に比較してゲート電極とドレインコンタクト間の寸法を低減し、素子の微細化が可能となる。
請求項（抜粋）：
ソース及びドレインの各拡散層の表面にシリサイド層が形成されているMOS型トランジスタを備える半導体集積回路装置において、ゲート電極とドレインコンタクト間の前記シリサイド層の一部に非シリサイド領域を有することを特徴とする半導体集積回路装置。
IPC (4件)：
H01L 21/8234
, H01L 27/088
, H01L 29/78
, H01L 21/336
H01L 27/08 102 B
, H01L 29/78 301 P
