特許
J-GLOBAL ID:200903087047327583
半導体装置の製造方法
発明者:
出願人/特許権者:
代理人 (1件):
菅野 中
公報種別:公開公報
出願番号(国際出願番号):特願平4-308103
公開番号(公開出願番号):特開平6-140430
出願日: 1992年10月22日
公開日(公表日): 1994年05月20日
要約:
【要約】【目的】 デバイス本来の特性を損なうことなく、キンク効果等の抑制をより容易に制御性良く行う装置の製造方法を提供する。【構成】 GaAs基板1に、酸素イオン2を打ち込んでアニールすることにより、GaAs基板1上に深い電子トラップを有する層3を得る。この上にチャネル層4となるn形GaAsを成長させる。これに、ソース電極6,ゲート電極7,ドレイン電極8を形成し、電界効果トランジスタを実現する。【効果】 キンク効果やサイドゲート効果などを容易に制御性良く抑えることができる。
請求項(抜粋):
第1の導電型の半導体装置をチャネル層とする半導体装置の製造方法であって、深い準位を有する層の形成工程を有し、深い準位を有する層の形成工程は、チャネル層の形成に先立ち、基板に結晶欠陥を生じさせて第1導電型の電荷を捕獲する深い準位の密度と捕獲面積とが第2の導電型の電荷を捕獲する深い準位より大きい層を形成する工程であることを特徴とする半導体装置の製造方法。
IPC (4件):
H01L 21/338
, H01L 29/812
, H01L 21/20
, H01L 21/26
引用特許:
審査官引用 (3件)
-
特開昭63-249377
-
特開昭62-134923
-
特開平2-052441
前のページに戻る