特許
J-GLOBAL ID：200903087050422090
半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-288527
公開番号（公開出願番号）：特開平6-140592
出願日： 1992年10月27日
公開日（公表日）： 1994年05月20日
要約：
【要約】【目的】 半導体メモリのセンスアンプ回路ブロックにおいて、各機能回路を小さい面積内に効率よくレイアウトすることができる半導体装置を提供することを目的とする。【構成】 ビット線のイコライズ・プリチャージ回路5のMOSトランジスタとコラムスイッチ回路4のMOSトランジスタとを同一の活性化領域1上に形成し、イコライズ・プリチャージ回路5を動作するときはコラムスイッチ回路4のMOSトランジスタのゲートYがビット線とデータ線を分離し、コラムスイッチ回路4を動作するときはイコライズ・プリチャージ回路5のMOSトランジスタのゲートEQがビット線間を分離する構成にして活性化領域を共通化し、LOCOS素子分離領域を減少させ、レイアウト面積を効率よくした半導体装置が得られる。
請求項（抜粋）：
半導体メモリにおけるセンスアンプブロック内の回路において、ビット線のイコライズとプリチャージを行う機能を有するMOSトランジスタと、その他の機能を有するMOSトランジスタとを有し、前記ビット線のイコライズとプリチャージを行う機能を有するMOSトランジスタのソースあるいはドレインと、前記その他の機能を有するMOSトランジスタのソースあるいはドレインが共通の活性化領域で形成されていることを特徴とする半導体装置。
IPC (2件)：
H01L 27/10 481
, H01L 27/04
