特許

J-GLOBAL ID：200903087086843467

半導体チップ実装基板およびその製造方法

発明者： 立田 淳 ,  久保 雅男 ,  佐名川 佳治 ,  木田 忍 ,  高見 茂成 ,  葛原 一功 ,  田中 恭史
出願人/特許権者： 松下電工株式会社
代理人 (1件)： 西川 惠清 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-387875
公開番号（公開出願番号）：特開2002-270647
出願日： 2001年12月20日
公開日（公表日）： 2002年09月20日
要約：

【要約】【課題】 基板とICチップのような半導体チップとの間の電気接続において高い信頼性を有する半導体チップ実装基板を提供する。【解決手段】 基板は、基板と一体成形されてなる少なくとも1つの突起を有する。突起上に導体層を形成することにより第1バンプが得られる。半導体チップは、第2バンプとして、表面から突出する端子を有する。半導体チップは、第1バンプが第2バンプに接触するように基板に実装され、第1バンプと第2バンプとの間の所定の接触圧は、加圧保持手段によって保持される。

請求項（抜粋）：

少なくとも1つの突起が一体成形されてなる基板と、前記突起上に導体層を形成して得られる第1バンプと、第2バンプとして、その表面上に突出する端子を有する半導体チップとを具備し、前記半導体チップを、第1バンプが第2バンプに接触するように前記基板に実装してなる半導体チップ実装基板であって、第1バンプと第2バンプとの間に所定の接触圧を提供する加圧保持手段を含むことを特徴とする半導体チップ実装基板。

IPC (2件)：

H01L 21/60 311 ,  H01L 33/00

FI (2件)：

H01L 21/60 311 S ,  H01L 33/00 N

Fターム (9件)：

5F041AA43 ,  5F041DA03 ,  5F041DA41 ,  5F044KK17 ,  5F044KK18 ,  5F044KK19 ,  5F044LL11 ,  5F044LL15 ,  5F044QQ03

引用特許：

審査官引用 (9件)

• 特開平4-010447
  
• 特開昭62-169433
  
• 半導体素子の実装方法および半導体装置
  公報種別：公開公報   出願番号：特願平8-203891   出願人：日本電気株式会社
• 特開昭63-293840
  
• 半導体装置
  公報種別：公開公報   出願番号：特願平10-332802   出願人：松下電工株式会社
• 特開昭63-288031
  
• 接着剤及びそれを用いた実装方法
  公報種別：公開公報   出願番号：特願平3-253099   出願人：ローム株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平9-311116   出願人：日本電気株式会社
• 電子部品装置
  公報種別：公開公報   出願番号：特願平10-302926   出願人：日立化成工業株式会社