特許

J-GLOBAL ID：200903087088988250

半導体装置およびその製造方法

発明者： 宮▲崎▼ 博史
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平10-371187
公開番号（公開出願番号）：特開2000-195948
出願日： 1998年12月25日
公開日（公表日）： 2000年07月14日
要約：

【要約】【課題】 Cu系配線をメッキ処理によって形成するプロセスに好適なバリア膜の形成技術を提供する。【解決手段】 表層に10at%〜30at%の窒素を含有するチタン膜からなるバリア膜9a、9cを形成した後、その上に銅または銅を主体とするシード膜10a、10bを堆積し、さらに、その上に銅または銅を主体とする金属膜12a、12bをメッキ法によって堆積する。

請求項（抜粋）：

少なくとも表層に10at%以上、30at%以下の窒素を含有するチタン膜上に銅または銅を主体とする導体膜を持つ配線を有することを特徴とする半導体装置。

IPC (4件)：

H01L 21/768 ,  H01L 21/28 301 ,  H01L 21/288 ,  H01L 21/3205

FI (5件)：

H01L 21/90 D ,  H01L 21/28 301 R ,  H01L 21/288 M ,  H01L 21/88 R ,  H01L 21/88 M

Fターム (45件)：

4M104AA01 ,  4M104BB01 ,  4M104BB18 ,  4M104BB28 ,  4M104BB30 ,  4M104BB38 ,  4M104CC01 ,  4M104DD07 ,  4M104DD37 ,  4M104DD42 ,  4M104DD52 ,  4M104DD75 ,  4M104FF14 ,  4M104FF18 ,  4M104GG06 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104GG16 ,  4M104HH05 ,  4M104HH13 ,  4M104HH16 ,  4M104HH20 ,  5F033HH11 ,  5F033HH18 ,  5F033HH33 ,  5F033JJ11 ,  5F033JJ18 ,  5F033JJ33 ,  5F033KK19 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033NN37 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ10 ,  5F033QQ23 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR06 ,  5F033SS11