特許
J-GLOBAL ID：200903087120392356
マルチスレッドプロセッサ上の優先順位及び命令速度の制御
発明者：
,
出願人/特許権者：
代理人 (9件)：
中村 稔
, 大塚 文昭
, 熊倉 禎男
, 宍戸 嘉一
, 今城 俊夫
, 小川 信夫
, 村社 厚夫
, 西島 孝喜
, 箱田 篤
公報種別：公表公報
出願番号（国際出願番号）：特願2002-566777
公開番号（公開出願番号）：特表2004-532444
出願日： 2002年02月19日
公開日（公表日）： 2004年10月21日
要約：
プロセッサによって実行される命令スレッドに対して命令の発行速度を制御するための方法及び装置が提供される。命令スレッドに対して命令が実行される速度は記憶され(46)、記憶された速度に応答して命令を実行させるために要求が発行される(44)。命令要求が発行される速度は、命令実行に応答して低減され、命令実行がない場合は増加される。マルチスレッドプロセッサでは、命令速度は、各スレッドが命令を実行すべき平均速度を記憶することにより制御される(48)。利用可能で未発行の命令の数を表す値は、モニタされ、命令実行に応答して低減される(42)。利用可能であるが未発行の命令の数が規定値よりも低くなった場合、スレッド上で命令の実行が防止される。マルチスレッドプロセッサ上での実行に対して、ランク順位が複数の命令スレッドに割り当てられる。スレッドに関連し、ランク順位の確立に必要な複数のメトリックが準備される。各メトリックは、一組のビットに割り当てられ、それらは、複合メトリックに組み立てられて、重要度の最も高いメトリックが最上位のビットに割り当てられ、重要度の最も低いメトリックが最下位のビットに割り当てられる。次に、複合メトリックに対して、ランク順位がそれらの値によって割り当てられる。
請求項（抜粋）：
プロセッサによって実行される命令スレッドに対して命令の発行速度を制御する方法であって、
命令スレッドに対して命令が実行される速度を記憶する段階と、
前記記憶された速度に応答して命令を実行させるために要求を発行する段階と、
命令実行に応答して命令要求が発行される速度を低減する段階と、
命令実行がない場合に命令が実行される速度を増加させる段階と、
を含むことを特徴とする方法。
IPC (2件)：
FI (2件)：
G06F9/38 310E
, G06F9/46 340B
5B013AA01
, 5B013AA11
, 5B098CC01
, 5B098CC04
, 5B098GA05
, 5B098GC01
