特許
J-GLOBAL ID：200903087131715980
自動配置配線方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-262339
公開番号（公開出願番号）：特開平8-123843
出願日： 1994年10月26日
公開日（公表日）： 1996年05月17日
要約：
【要約】【目的】 自動配置配線においてノードの遅延時間に対する制約条件を入力し、制約を受けるノードの配線の遅延時間が少なくなるように最適な配線を行なうとともに、全体の配線は下層配線の使用頻度を高くして製造歩留まり低下を抑える自動配置配線方法を提供する。【構成】 下層の配線層を優先して使用する自動配置配線方法において、ノードに対する遅延制約を入力する手段111と、遅延制約を受けるノードを先行して配線するセル間配線手段113と、配線の遅延時間を計算する手段114と、前記配線の遅延時間を計算する手段により得られた配線の遅延時間が遅延制約を満たさないとき下層の配線を上層の配線に変更する手段116を備える。
請求項（抜粋）：
複数の配線層をもつ半導体集積回路のレイアウト設計に用いる自動配置配線方法であって、ノードに対する遅延制約を入力する手段と、下層の配線を優先して使用し、遅延制約を受けるノードを先行して配線するセル間配線手段と、配線の遅延時間を計算する手段と、前記配線の遅延時間を計算する手段により得られた配線の遅延時間が遅延制約を満たさないとき下層の配線を上層の配線に変更する手段とを備えることを特徴とする自動配置配線方法。
IPC (2件)：
FI (3件)：
G06F 15/60 658 U
, H01L 21/82 C
, H01L 21/82 W
