特許

J-GLOBAL ID：200903087161580388

半導体装置およびその製造方法

発明者： 坂本 晋一 ,  園田 琢二
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-280631
公開番号（公開出願番号）：特開平6-112236
出願日： 1992年09月25日
公開日（公表日）： 1994年04月22日
要約：

【要約】【構成】 ウエハ表面形成後にダイシング域6を最終基板厚みまでエッチングしてその内部に金メッキ7を形成し、裏面側より前記金メッキ部7まで基板1を薄膜化させ基板裏面全面に放熱電極(1) 10を形成し、さらにダイシング域を除いて選択的に放熱電極(2) 12を形成して、ダイサーカット4によるチップ分割を可能にするようにした。さらにバイアホール無しでソース電極3を接地できる構造、また放熱電極がバイアホール内に入り込まない構造のチップ構造とした。【効果】 ダイサーカット時のカエリが存在せず、ダイサーカットを可能にでき、このためチップ分割後でもチップがバラバラにならず組立作業を容易に、かつ自動化できる。また、チップダイボンド時の高温により放熱電極が膨張してバイアホール内端面で応力集中してチップクラックを発生させるという問題を回避できる。

請求項（抜粋）：

半導体基板の主面に半導体素子およびその電極を形成し、かつ基板裏面側に放熱電極を形成してなる電界効果トランジスタを有する半導体装置において、上記放熱電極は、基板裏面に接する第1の放熱電極と、該第1の放熱電極の基板と反対側に位置する該第1の放熱電極に比しチップダイシング域を除いた大きさの第2の放熱電極とからなる2層構造を有し、上記基板主面側のソース電極と上記基板裏面の第1の放熱電極とがチップ周囲で接合された構造を有することを特徴とする半導体装置。

IPC (2件)：

H01L 21/52 ,  H01L 21/78