特許
J-GLOBAL ID：200903087169284370
ランダムエラーおよびバーストエラー訂正が行われる伝送装置、受信機、デコーダおよびビデオホーン
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
矢野 敏雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-292377
公開番号（公開出願番号）：特開平5-284044
出願日： 1992年10月30日
公開日（公表日）： 1993年10月29日
要約：
【要約】【目的】 バーストエラーおよびランダムエラー双方の訂正を簡単な訂正手段で行える伝送装置。【構成】 情報信号を該情報信号と巡回符号を用いて発生される冗長信号とによって構成されるデジタル信号に符号化するエンコーダを含んでいる送信機を備え、記憶ユニット2とフィードバックシフトレジスタ3を有するエラー訂正手段とを有するデコーダを含んでいる受信機を備え、エラー訂正手段は、シフトレジスタの所定記憶内容S0...S11からバーストエラーを表す第1エラー情報信号Bを発生するバーストエラー検出手段4と、シフトレジスタ3の記憶集合内容S0...,S17からランダムエラーを表す第2のエラー情報信号Eを発生するランダムエラー検出手段5とを有し、第1、第2エラー情報信号を評価する制御手段8が設けられ、シフトレジスタの記憶内容と記憶ユニットの記憶内容との結合手段E1が設けられている。
請求項（抜粋）：
伝送すべき情報信号(104)を情報信号(104)と冗長信号(105)によって構成されるデジタル信号(104,105)に符号化するためのエンコーダを含んでいる送信機(100)を備え、前記冗長信号(105)は伝送すべき情報信号(104)から巡回符号を用いて発生され、かつ受信された情報信号(11)を記憶するための記憶ユニット(2)と受信されたデジタル信号(11,12)を処理するためのフィードバックシフトレジスタ(3)を有しているエラー訂正手段とを有するデコーダを含んでいる受信機(101)を備えた、伝送装置において、前記デコーダの前記エラー訂正手段は、前記シフトレジスタ(3)の前以て決めることができる記憶内容(S0,...,S11)からバーストエラーを表す第1のエラー情報信号(B)を発生するためのバーストエラー検出手段(4)と、前記シフトレジスタ(3)の記憶集合内容(S0,...,S17)からランダムエラーを表す第2のエラー情報信号(E)を発生するためのランダムエラー検出手段(5)とを有しており、かつ前記第1および第2のエラー情報信号(B,Eそれぞれ)を評価するための制御手段(8)が設けられており、かつ前記シフトレジスタ(3)の記憶内容(S0,...,S17)を前記記憶ユニット(2)の記憶内容に結合するための手段(E1)が設けられていることを特徴とする伝送装置。
IPC (5件)：
H03M 13/00
, G11B 20/18
, G11B 20/18 102
, H04B 14/04
, H04L 1/00
