特許

J-GLOBAL ID：200903087195614958

半導体装置およびその製造方法

発明者： 小松 裕司
出願人/特許権者： ソニー株式会社
代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願2000-056945
公開番号（公開出願番号）：特開2001-244468
出願日： 2000年03月02日
公開日（公表日）： 2001年09月07日
要約：

【要約】【課題】 CMOSトランジスタのNMOSトランジスタの駆動能力を低下させることなくPMOSトランジスタの駆動能力の向上を図る。【解決手段】 基板(SOI基板11)のNMOS形成領域30の半導体領域(SOI層14N)にNMOSトランジスタ31が形成されているとともに、SOI基板11のPMOS形成領域50の半導体領域(SOI層14P)にPMOSトランジスタ51が形成されてなるCMOSトランジスタ1を備えた半導体装置において、PMOS形成領域50の半導体領域(SOI層14P)は圧縮応力を有する状態に形成されていて、NMOS形成領域30の半導体領域(SOI層14N)はPMOS形成領域50の半導体領域(SOI層14P)よりも小さい応力状態に形成されているものである。

請求項（抜粋）：

基板のNMOS形成領域の半導体領域にNMOSトランジスタが形成されているとともに、前記基板のPMOS形成領域の半導体領域にPMOSトランジスタが形成されてなるCMOSトランジスタを備えた半導体装置において、前記PMOS形成領域の半導体領域は圧縮応力を有する状態に形成されていて、前記NMOS形成領域の半導体領域は前記PMOS形成領域の半導体領域よりも小さい応力状態に形成されていることを特徴とする半導体装置。

IPC (6件)：

H01L 29/786 ,  H01L 21/76 ,  H01L 21/762 ,  H01L 21/316 ,  H01L 27/08 331 ,  H01L 27/08

FI (8件)：

H01L 27/08 331 E ,  H01L 27/08 331 A ,  H01L 29/78 613 A ,  H01L 21/76 L ,  H01L 21/76 M ,  H01L 21/76 D ,  H01L 21/94 A ,  H01L 29/78 621

Fターム (59件)：

4M108AA07 ,  4M108AB05 ,  4M108AB14 ,  4M108AB27 ,  4M108AC55 ,  4M108AD13 ,  5F032AA01 ,  5F032AA35 ,  5F032AA44 ,  5F032AA45 ,  5F032AA77 ,  5F032BA01 ,  5F032BB01 ,  5F032CA17 ,  5F032CA20 ,  5F032DA02 ,  5F032DA24 ,  5F032DA33 ,  5F032DA78 ,  5F048AA00 ,  5F048AC03 ,  5F048BA01 ,  5F048BA16 ,  5F048BB05 ,  5F048BB08 ,  5F048BC06 ,  5F048BD00 ,  5F048BD09 ,  5F048BF07 ,  5F048BG12 ,  5F048BG13 ,  5F048BG14 ,  5F048DA25 ,  5F110AA01 ,  5F110AA02 ,  5F110AA30 ,  5F110BB04 ,  5F110CC02 ,  5F110DD01 ,  5F110DD05 ,  5F110EE05 ,  5F110EE09 ,  5F110EE14 ,  5F110EE32 ,  5F110FF02 ,  5F110GG02 ,  5F110GG12 ,  5F110GG39 ,  5F110GG60 ,  5F110HJ01 ,  5F110HJ12 ,  5F110HJ30 ,  5F110HL04 ,  5F110NN02 ,  5F110NN65 ,  5F110NN66 ,  5F110QQ05 ,  5F110QQ11 ,  5F110QQ30